- 您现在的位置：买卖IC网 > PDF目录378056 > PM8315-PI (PMC-SIERRA INC) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF资料下载
参数资料
| 型号： | PM8315-PI |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | DATACOM, FRAMER, PBGA324 |
| 封装： | 23 X 23 MM, 2.33 MM HEIGHT, PLASTIC, BGA-324 |
| 文件页数： | 144/329页 |
| 文件大小： | 3024K |
| 代理商： | PM8315-PI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页当前第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页
STANDARD PRODUCT
PM8315 TEMUX
DATASHEET
PMC-1981125
ISSUE 7
HIGH DENSITY T1/E1 FRAMER WITH
INTEGRATED VT/TU MAPPER AND M13 MUX
PROPRIETARY AND CONFIDENTIAL
129
MVIP CAS signals CASID[1:7]. Note also that in this mode, a receive signaling
elastic store is used to adapt any timing differences between the data interface
and the CCS H-MVIP interface.
9.40 Extract Scaleable Bandwidth Interconnect (EXSBI)
The Extract Scaleable Bandwidth Interconnect block demaps up to 28 1.544Mb/s
links, 21 2.048Mb/s links or a single 44.736Mb/s link from the SBI shared bus.
The 1.544Mb/s links can be unframed when used in a straight multiplexer or
mapper application, or they can be T1 framed and channelized for insertion into
the DS3 multiplex or SONET/SDH mapping. The 2.048Mb/s links can be
unframed when used in a straight mapper application, or they can be E1 framed
and channelized for insertion into the SONET/SDH mapping. The 44.736Mb/s
link can also be unframed for mapping into SONET/SDH or it can be DS3
unchannelized when the TEMUX is used as a DS3 framer.
All egress links extracted from the SBI bus can be timed from the source or from
the TEMUX. When Timing is from the source the EXSBI commands the PISO to
generate 1.544Mb/s, 2.048Mb/s or 44.736Mb/s clocks slaved to the arrival rate
of the data or from timing link rate adjustments provided from the source and
carried with the links over the SBI bus. The 1.544Mb/s clock is synthesized from
the 19.44MHz reference clock, SREFCLK, by dividing the clock by either 12 or
13 in a fixed sequence that produces the nominal 1.544Mb/s rate. The
2.048Mb/s clock is synthesized from the 19.44MHz reference clock by dividing
the clock by either 9 or 10 in a fixed sequence that produces the nominal
2.048Mb/s rate. Timing adjustments are made over 500uS intervals and are
done by either advancing or retarding the phase or by adding or deleting a whole
1.544Mb/s or 2.048Mb/s clock cycle over the 500uS period.
The 44.736Mb/s clock is synthesized from the 51.84MHz or 44.928MHz
reference clock, CLK52M. Using either reference clock frequency, the
44.736Mb/s rate is generated by gapping the reference clock in a fixed way.
Timing adjustments are performed by adding or deleting four clocks over the
500uS period.
When the TEMUX is the SBI egress clock master for a link, clocks are sourced
within the TEMUX. Based on buffer fill levels, the EXSBI sends link rate
adjustment commands to the link source indicating that it should send one
additional or one fewer bytes of data during the next 500uS interval. Failure of
the source to respond to these commands will ultimately result in overflows or
underflows which can be configured to generate per link interrupts.
Channelized T1s extracted from the SBI bus optionally have the channel
associated signaling (CAS) bits explicitly defined and carried in parallel with the
相关PDF资料 |
PDF描述 |
|---|---|
| PM8316 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM8316TEMUX-84 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM8351 | 8-Channel 1.0-1.25 Gbps Transceiver |
| PM8353 | 4-Channel 1.0-1.25 Gbps Transceiver |
| PM8355 | 4-Channel 2.125, 2.5 and 3.125 Gbit/s Transceiver with Half-rate Support |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM8315-PI-P-RFBD | 制造商:PMC-Sierra 功能描述: |
| PM8316 | 制造商:PMC 制造商全称:PMC 功能描述:High Density 84-Channel T1/E1/J1 Framer with Integrated VT/TU Mappers and M13 |
| PM8316-PI | 制造商:PMC-Sierra 功能描述: |
| PM8316PIP | 制造商:PMC-Sierra 功能描述: |
发布紧急采购，3分钟左右您将得到回复。