CECL08D

摘要：本文在研究航空全双工交换式以太网实时传输协议的基础上，研究了带有CPCI接口的AFDX终端板卡通讯模块的设计，充分利用PCI总线传输速度快和CPCI接口支持热插拔的特点，使得设计能满足双冗余AFDX的高速数据传输，使用方便和设备体积相对较小，便于携带，该板卡已经实现AFDX通信协议并批量生产销售。

　　1  引言

　　本文在研究航空全双工交换式以太网（.dzsc.com/AVIONICS.html" target="_blank" style="color: rgb(0, 0, 153);">Avionics Full Duplex Switched Ethernet,AFDX）实时传输协议的基础上，分析了基于CPCI接口的双冗余AFDX终端测试系统通讯模块的设计原理，重点介绍了支持热插拔的CPCI接口电源电路分析、FPGA与PCI9030接口模块时序分析和在Windriver软件环境下的驱动程序的开发，为AFDX上位机底层驱动接口的开发和软件界面的开发以及AFDX交换机的研发打下了良好的基础。

　　2  AFDX终端系统模块设计

　　本文设计的AFDX终端通讯系统包括FPGA控制模块、PCI接口模块、双冗余PHY模块。为了设计高可靠性的AFDX终端系统，设计了2个独立的双冗余交换网络，从而保证系统的可靠性信息传输。系统硬件架构如图1所示。

　　2.1 CPCI接口模块

　　CPCI接口模块由2个部分组成，第一部分主要实现PCI总线协议功能，实现FPGA与上位机进行数据的通信；第二部分主要实现从CPCI接口采电，并在板上进行电源管理，对整个板卡实现支持热插拔的电源供应。

　　2.2 FPGA控制模块

　　FPGA控制模块是整个板卡的控制核心，它包含了AFDX协议栈的IP硬核，实现了AFDX协议栈特有的，如流量整形、虚拟链路调度、完整性检查、冗余管理、以太网MAC层硬件实现等功能以及其它如与PCI9056通信、内部数据的缓存管理等功能。支持10/100Mbps标准的航空实时以太网数据的可靠性传输。

　　以数据下传为例介绍FPGA控制模块的工作流程：首先在PC机上运行上层测试软件，通过它来设置发送通道的相应参数，该信息通过CPCI接口传送至可编程芯片，可编程芯片内的处理器单元根据PC机下传的参数来设置发送通道的相关寄存器参数，同时该消息经过流量整形模块，进行规划化处理，使其输出的数据帧是规整的、没有时延抖动的。来自流量整形模块的数据帧由虚拟调度模块添加序列号（SN）后，发往冗余管理模块。冗余管理模块将需要发送消息复制发送到2个独立的冗余MAC链路层中。 MAC模块对数据帧添加帧序列校验，发往PHY模块。PHY层模块将可编程芯片内的MAC层的数据帧进行电平转换后传送至其他标准航空以太网PHY设备中。

　　2.3 双冗余PHY物理接口

　　双冗余的PHY模块实现以太网物理层的接口功能，实现AFDX航空以太网的可靠性传输，FPGA内部的航空以太网MAC层通过MII接口与PHY连接，完成数据流的通信。MII （Media IndependentInterface 介质无关接口） 接口，即媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需要16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY.本设计中采用的是双PHY芯片共用一个25MHz的外部晶振提供工作时钟，这样