- 您现在的位置：买卖IC网 > PDF目录368228 > PSD503B1 Field Programmable Microcontroller Peripherals(可编程逻辑，16K位SRAM,40个可编程I/O,通用PLD有61个输入) PDF资料下载
参数资料
| 型号： | PSD503B1 |
| 英文描述： | Field Programmable Microcontroller Peripherals(可编程逻辑，16K位SRAM,40个可编程I/O,通用PLD有61个输入) |
| 中文描述： | 现场可编程微控制器外围设备（可编程逻辑，16K的位的SRAM，40余个可编程输入/输出，通用PLD的有61个输入） |
| 文件页数： | 9/130页 |
| 文件大小： | 704K |
| 代理商： | PSD503B1 |
第1页第2页第3页第4页第5页第6页第7页第8页当前第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页
PSD5XX Famly
6-9
The PSD5XX
Architecture
PSD5XX consists of seven major functional blocks:
J
ZPLDBlock
J
Bus Interface
J
I/OPorts
J
Memory Block
J
Power Management Unit
J
Counter/Timer
J
Interrupt Controller
The functions of each block are described in the following sections. Many of the blocks
perform multiple functions, and are user configurable. The chip configurations are specified
by the user in the PSDsoft Development Software; some are specified by setting up the
appropriate bits in the configuration registers during run time.
ZPLDBlock
Key Features
J
3 Embedded ZPLD devices
J
Maximum 30 macrocells
J
Combinatorial/registered outputs
J
Maximum 140 product terms
J
Programmable output polarity
J
User configured register clear/preset
J
User configured register clock input
J
61 Inputs
J
Accessible via 24 I/O pins
J
Power Saving Mode
J
UV-Erasable
J
Generate user defined interrupts to Interrupt Controller
and controls to Counter/Timer
General Description
The ZPLD block has 3 embedded PLD devices:
J
DPLD
The Address Decoding PLD, generating select signals to internal I/O or memory blocks.
J
GPLD
The General Purpose PLD provides 24 programmable macrocells for general or
complex logic implementation; dedicated to user application.
J
PPLD
The Peripheral PLD, includes 6 programmable macrocells. The PPLD provides control
to the operation of the Counter/Timer and Interrupt Controller.
Figure 3 shows the architecture of the ZPLD. The PLD devices all share the same
input bus. The true or complement of the 61 input signals are fed to the programmable
AND-ARRAY. Names and source of the input signals are shown in Table 3. The PA, PB, PE
signals, depending on user configuration, can either be macrocell feedbacks or inputs from
Port A, B or E.
相关PDF资料 |
PDF描述 |
|---|---|
| PSD502B1-12U | 200V 100kRad Hi-Rel Single N-Channel TID Hardened MOSFET in a TO-204AE package; Similar to IRH7250 with optional Total Dose Rating of 1000kRads |
| PSD502B1-12UI | 250V 100kRad Hi-Rel Single N-Channel SEE Hardened MOSFET in a TO-254AA package; A IRHM57264SE with Standard Packaging |
| PSD502B1-15J | 600V 100kRad Hi-Rel Single N-Channel TID Hardened MOSFET in a TO-257AA package. Also available in Radiation Levels up to 300KRad.; Similar to IRHY67C30CM with Optional Total Dose Rating of 300kRads |
| PSD502B1-15JI | 30V 100kRad Hi-Rel Single N-Channel TID Hardened MOSFET in a TO-257AA package; Similar to IRHY57Z30CM with optional Total Dose Rating of 300kRads |
| PSD502B1-15LI | 30V 100kRad Hi-Rel Single N-Channel TID Hardened MOSFET in a TO-257AA package; A IRHY57Z30CM with Standard Packaging |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PSD503B1-12J | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| PSD503B1-12JI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| PSD503B1-12LI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| PSD503B1-12U | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| PSD503B1-12UI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
发布紧急采购，3分钟左右您将得到回复。