- 您现在的位置：买卖IC网 > PDF目录368231 > PSD702S5 Field Programmable Microcontroller Peripherals with Supervisory Functions(可编程逻辑，4K位SRAM,27个可编程I/O,通用PLD有66个输入) PDF资料下载
参数资料
| 型号： | PSD702S5 |
| 英文描述： | Field Programmable Microcontroller Peripherals with Supervisory Functions(可编程逻辑，4K位SRAM,27个可编程I/O,通用PLD有66个输入) |
| 中文描述： | 现场可编程微控制器外围设备具有监督职能（可编程逻辑，4K的位的SRAM，27余个可编程输入/输出，通用PLD的有66个输入） |
| 文件页数： | 7/104页 |
| 文件大小： | 515K |
| 代理商： | PSD702S5 |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页
PSD7XX Family
13-7
Pin Name
Pin
Type
Function Description
Reset
48
I
Active low input. Resets I/O Ports, PLD Micro
Cells and
some of the Configuration Registers. Must be active at
power up.
PA0
PA1
PA2
PA3
29
28
27
25
I/O
Port A, PA0 – 3. This port is pin configurable and has
multiple functions:
1. MCU I/O – standard output or input port
2. External chip select (ECSPLD) output, or input to GPLD
3. Latched address outputs (see Table 4)
4. As Address A0-3 inputs in 80C51XA mode
5. As Data Bus Port (D0–3) in non-multiplexed bus
configuration
6. Peripheral I/O mode
PA4
PA5
PA6
PA7
24
23
22
21
I/O
Port A, PA4–7. This port is pin configurable and has
multiple functions:
1. MCU I/O – standard output or input port
2. GPLD Micro
Cell (McellAB) output or input
3. Latched address outputs (see Table 4)
4. As Data Bus Port (D4–7) in non-multiplexed bus
configuration
5. Peripheral I/O mode
CMOS
or
Open
Drain
PB0
PB1
PB2
PB3
7
6
5
4
I/O
Port B, PB0–3. This port is pin configurable and has
multiple functions:
1. MCU I/O – standard output or input port
2. External chip select (ECSPLD) output, or input to GPLD
3. Latched address outputs (see Table 4)
4. As Data Bus Port (D8-11) in non-multiplexed bus
configuration with 16-bit data bus
PB4
PB5
PB6
PB7
3
2
I/O
Port B, PB4–7. This port is pin configurable and has multiple
functions:
1. MCU I/O – standard output or input port
2. GPLD Micro
Cell (McellAB) output or input
3. Latched address outputs (see Table 4)
4. As Data Bus Port (D12–15) in non-multiplexed bus
configuration with 16-bit data bus
CMOS
or
Open
Drain
52
51
PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
20
19
18
17
14
13
12
11
I/O
This port is pin configurable and has multiple
functions:
1. MCU I/O – standard output or input port
2. GPLD Micro
Cell (McellC) output or input
3. PC7 pin only – Write strobe (WRH) input for high byte.
Active low for 16-bit MCU with WRH
4. Supervisory Function (pin PC1–PC6), see Table 3.
CMOS
or
Open
Drain
Table 2.
PSD7XX Pin
Descriptions
(cont.)
相关PDF资料 |
PDF描述 |
|---|---|
| PSD711S5 | Field Programmable Microcontroller Peripherals with Supervisory Functions(可编程逻辑，4K位SRAM,27个可编程I/O,通用PLD有66个输入) |
| PSD712S5 | Field Programmable Microcontroller Peripherals with Supervisory Functions(可编程逻辑，4K位SRAM,27个可编程I/O,通用PLD有66个输入) |
| PSD713S5 | Field Programmable Microcontroller Peripherals with Supervisory Functions(可编程逻辑，4K位SRAM,27个可编程I/O,通用PLD有66个输入) |
| PSD813F4 | Flash In System Programmable Mirocomputer Peripherals(闪速，在系统可编程微控制器外围器件，1M位闪速存储器，256K位EEPROM，16K位SRAM) |
| PSD813F | Flash In-System-Programmable Microcontroller Peripherals(闪速，在系统可编程微控制器外围器件，1M位闪速存储器，256K位EEPROM，16K位SRAM) |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PSD702S5-15L | 制造商:WSI 功能描述: |
| PSD705 | 制造商:PACELEADER 制造商全称:PACELEADER INDUSTRIAL 功能描述:SURFACE MOUNT SCHOTTKY BARRIER DIODES |
| PSD706 | 制造商:PACELEADER 制造商全称:PACELEADER INDUSTRIAL 功能描述:SURFACE MOUNT SCHOTTKY BARRIER DIODES |
| PSD711S5-15L | 制造商:WSI 功能描述: |
| PSD711S5-70L | 制造商:WSI 功能描述: |
发布紧急采购，3分钟左右您将得到回复。