收藏本站
参数资料
型号： R5F212DASDXXXFP
元件分类： 微控制器/微处理器
英文描述： 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP80
封装： 12 X 12 MM, 0.50 MM PITCH, PLASTIC, LQFP-80
文件页数： 396/615页
文件大小： 6756K
代理商： R5F212DASDXXXFP
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页当前第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页第469页第470页第471页第472页第473页第474页第475页第476页第477页第478页第479页第480页第481页第482页第483页第484页第485页第486页第487页第488页第489页第490页第491页第492页第493页第494页第495页第496页第497页第498页第499页第500页第501页第502页第503页第504页第505页第506页第507页第508页第509页第510页第511页第512页第513页第514页第515页第516页第517页第518页第519页第520页第521页第522页第523页第524页第525页第526页第527页第528页第529页第530页第531页第532页第533页第534页第535页第536页第537页第538页第539页第540页第541页第542页第543页第544页第545页第546页第547页第548页第549页第550页第551页第552页第553页第554页第555页第556页第557页第558页第559页第560页第561页第562页第563页第564页第565页第566页第567页第568页第569页第570页第571页第572页第573页第574页第575页第576页第577页第578页第579页第580页第581页第582页第583页第584页第585页第586页第587页第588页第589页第590页第591页第592页第593页第594页第595页第596页第597页第598页第599页第600页第601页第602页第603页第604页第605页第606页第607页第608页第609页第610页第611页第612页第613页第614页第615页
R8C/2C Group, R8C/2D Group
16. Clock Synchronous Serial Interface
Rev.2.00
Dec 05, 2007
Page 434 of 585
REJ09B0339-0200
Figure 16.30
ICSR Register
IIC bus Status Register(7)
Symbol
Address
After Reset
ICSR
00BCh
0000X000b
Bit Symbol
Bit Name
Function
RW
NOTES:
1.
2.
3.
4.
5.
6.
7.
STOP
Stop condition detection
flag(1)
When the stop condition is detected after the frame
is transferred, this flag is set to 1.
RW
The RDRF bit is set to 0 w hen reading data from the ICDRR register.
Bits TEND and TDRE are set to 0 w hen w riting data to the ICDRT register.
When tw o or more master devices attempt to occupy the bus at nearly the same time, if the I2C bus Interface
monitors the SDA pin and the data w hich the I2C bus Interface transmits is different, the AL flag is set to 1 and the
bus is occupied by another master.
RW
RDRF
Receive data register
full(1,5)
When the 9th clock cycle of the SCL signal in the I2C
bus format occurs w hile the TDRE bit is set to 1, this
flag is set to 1.
This flag is set to 1 w hen the final bit of the transmit
frame is transmitted in the clock synchronous format.
No acknow ledge detection
flag(1,4)
This flag is enabled in slave receive mode of the I2C bus format.
Each bit is set to 0 by reading 1 before w riting 0.
NACKF
When no acknow ledge is detected from the receive
device after transmission, this flag is set to 1.
RW
When receive data is transferred from in registers
ICDRS to ICDRR , this flag is set to 1.
TEND
Transmit end(1,6)
RW
General call address
recognition flag(1,2)
When the general call address is detected, this flag
is set to 1.
Arbitration lost
flag/overrun error flag(1)
When the I2C bus format is used, this flag indicates
that arbitration has been lost in master mode. In the
follow ing cases, this flag is set to 1(3).
When the internal SDA signal and SDA pin
level do not match at the rise of the SCL signal
in master transmit mode
When the start condition is detected and the
SDA pin is held “H” in master transmit/receive
mode
This flag indicates an overrun error w hen the clock
synchronous format is used.
In the follow ing case, this flag is set to 1.
When the last bit of the next data item is
received w hile the RDRF bit is set to 1
Slave address recognition
flag(1)
This flag is set to 1 w hen the first frame follow ing
start condition matches bits SVA0 to SVA6 in the
SAR register in slave receive mode. (Detect the
slave address and generate call address)
RW
AAS
AL
ADZ
b2 b1
b7 b6 b5 b4
When accessing the ICSR register continuously, insert one or more NOP instructions betw een the instructions to
access it.
b0
The NACKF bit is enabled w hen the ACKE bit in the ICIER register is set to 1 (w hen the receive acknow ledge bit is
set to 1, transfer is halted).
TDRE
Transmit data empty(1,6)
In the follow ing cases, this flag is set to 1.
Data is transferred from registers ICDRT to ICDRS
and the ICDRT register is empty
When setting the TRS bit in the ICCR1
register to 1 (transmit mode)
When generating the start condition
(including retransmit)
When changing from slave receive mode to
slave transmit mode
RW
b3
相关PDF资料
PDF描述
R5F212DASNXXXFP 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP80
R5F212CCSDXXXFP 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP80
R5F212D8SNFP 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP80
R5F212DCSNFP 8-BIT, FLASH, 20 MHz, RISC MICROCONTROLLER, PQFP80
R5F212D7SDXXXFP 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP80
相关代理商/技术参数
参数描述
R5F212DASNFP 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:MCU
R5F212DASNFP#U0 制造商:Renesas Electronics Corporation 功能描述:MCU 16-bit R8C CISC 96KB Flash 2.5V/5V 80-Pin LQFP
R5F212DASNFP#V0 功能描述:MCU 96KB ROM 7KB RAM 80-LQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:R8C/2x/2D 标准包装:250 系列:80C 核心处理器:8051 芯体尺寸:8-位 速度:16MHz 连通性:EBI/EMI，I²C，UART/USART 外围设备:POR，PWM，WDT 输入/输出数:40 程序存储器容量:- 程序存储器类型:ROMless EEPROM 大小:- RAM 容量:256 x 8 电压 - 电源 (Vcc/Vdd):4.5 V ~ 5.5 V 数据转换器:A/D 8x10b 振荡器型:内部 工作温度:-40°C ~ 85°C 封装/外壳:68-LCC（J 形引线） 包装:带卷 (TR)
R5F212DASNFP#V2 制造商:Renesas Electronics Corporation 功能描述:MCU 2/5V 96KB PB-FREE 80-LQFP 制造商:Renesas Electronics Corporation 功能描述:IC MCU 16BIT 96KB FLASH 制造商:Renesas Electronics Corporation 功能描述:R8C Series 7 kB RAM 96 kB Flash 20 MHz SMT 16-Bit Microcontroller - LQFP-80
R5F212DASNXXXFP 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:RENESAS MCU R8C FAMILY / R8C/2x SERIES
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*