- 您现在的位置：买卖IC网 > PDF目录380643 > R8C2C (Renesas Technology Corp.) MCU PDF资料下载
参数资料
| 型号： | R8C2C |
| 厂商： | Renesas Technology Corp. |
| 英文描述： | MCU |
| 中文描述： | 微控制器 |
| 文件页数： | 16/58页 |
| 文件大小： | 449K |
| 代理商： | R8C2C |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页
R8C/2C Group, R8C/2D Group
2. Central Processing Unit (CPU)
Rev.1.00
REJ03B0183-0100
Feb 09, 2007
Page 16 of 55
2.8.7
Interrupt Enable Flag (I)
The I flag enables maskable interrupts.
Interrupt are disabled when the I flag is set to 0, and are enabled when the I flag is set to 1. The I flag is set to 0
when an interrupt request is acknowledged.
2.8.8
Stack Pointer Select Flag (U)
ISP is selected when the U flag is set to 0; USP is selected when the U flag is set to 1.
The U flag is set to 0 when a hardware interrupt request is acknowledged or the INT instruction of software
interrupt numbers 0 to 31 is executed.
2.8.9
Processor Interrupt Priority Level (IPL)
IPL is 3 bits wide and assigns processor interrupt priority levels from level 0 to level 7.
If a requested interrupt has higher priority than IPL, the interrupt is enabled.
2.8.10
Reserved Bit
If necessary, set to 0. When read, the content is undefined.
相关PDF资料 |
PDF描述 |
|---|---|
| R8C2D | MCU |
| R8C2E | MCU |
| R8C2F | MCU |
| R8C2G | MCU |
| R8C2H | MCU |
相关代理商/技术参数 |
参数描述 |
|---|---|
| R8C-2C | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:MCU |
| R8C2D | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:MCU |
| R8C2E | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:MCU |
| R8C2F | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:MCU |
| R8C2G | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:MCU |
发布紧急采购，3分钟左右您将得到回复。