- 您现在的位置：买卖IC网 > PDF目录69327 > S3C80B5XX-AM 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP24 PDF资料下载
参数资料
| 型号： | S3C80B5XX-AM |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP24 |
| 封装： | 0.300 INCH, SDIP-24 |
| 文件页数： | 7/146页 |
| 文件大小： | 740K |
| 代理商： | S3C80B5XX-AM |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页
I/O PORTS
S3C80A4/C80A8/C80A5/C80B4/C80B8/C80B5
9-4
Port 0 Control Register, Low Byte (P0CONL)
E9H, Set 1, R/W
.7
.6
.5
.4
.3
.2
.1
.0
MSB
LSB
P0.3/INT3
P0.0/INT0
P0.2/INT2
P0.1/INT1
P0CONL Pin Configureation Settings:
00
01
10
11
Input mode; interrupt on falling edges
Input mode; interrupt on rising and falling edges
Push-pull output mode
Input mode; interrupt on rising edges
Figure 9-3. Port 0 Low-Byte Control Register (P0CONL)
PORT 0 INTERRUPT ENABLE REGISTER (P0INT)
The port 0 interrupt control register, P0INT, is used to enable and disable external interrupt input at individual P0
pins (see Figure 10-5). To enable a specific external interrupt, you set its P0INT.n bit to "1". You must also be
sure to make the correct settings in the corresponding port 0 control register (P0CONH, P0CONL).
PORT 0 INTERRUPT PENDING REGISTER (P0PND)
The port 0 interrupt pending register, P0PND, contains pending bits (flags) for each port 0 interrupt (see Figure
10-6). When a P0 external interrupt is acknowledged by the CPU, the service routine must clear the pending
condition by writing a "0" to the appropriate pending flag in the P0PND register (Writing a "1" to the pending bit
has no effect).
NOTE
A hardware reset(INTR, POR) clears the P0INT and P0PND registers to '00H'. For this reason, the
application program's initialization routine must enable the required external interrupts for port 0, and for
the other I/O ports.
相关PDF资料 |
PDF描述 |
|---|---|
| S3C80G9XX-QZ | 8-BIT, MROM, 4 MHz, MICROCONTROLLER, PQFP44 |
| S3C80F9XX-QZ | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP44 |
| S3C80G7XX-AQ | 8-BIT, MROM, 4 MHz, MICROCONTROLLER, PDIP42 |
| S3C80G7XX-SO | 8-BIT, MROM, 4 MHz, MICROCONTROLLER, PDSO32 |
| S3C80F9XX-AQ | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP42 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| S3C80B8 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:S3C8-series of 8-bit single-chip CMOS microcontrollers offers a fast and efficient CPU |
| S3C80C5 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:8-Bit CMOS Microcontrollers |
| S3C80C8 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:8-Bit CMOS Microcontrollers |
| S3C80E5 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:S3C8-SERIES MICROCONTROLLERS |
| S3C80E7 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:S3C8-SERIES MICROCONTROLLERS |
发布紧急采购，3分钟左右您将得到回复。