- 您现在的位置：买卖IC网 > PDF目录2016 > SI5324A-C-GM (Silicon Laboratories Inc)IC CLOCK MULT VARI FREQ 36VQFN PDF资料下载
参数资料
| 型号： | SI5324A-C-GM |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 28/72页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK MULT VARI FREQ 36VQFN |
| 标准包装： | 490 |
| 系列： | DSPLL® |
| 类型： | 时钟/频率倍增器，抖动衰减器，多路复用器 |
| PLL： | 是 |
| 主要目的： | 以太网（WAN），SONET/SDH/STM，视频 |
| 输入： | 时钟 |
| 输出： | CML，CMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:2 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 1.42GHz |
| 电源电压： | 1.71 V ~ 3.63 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 36-VFQFN 裸露焊盘 |
| 供应商设备封装： | 36-QFN（6x6） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页当前第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页
Si5324
34
Rev. 1.1
Reset value = 0010 1100
Register 19.
Bit
D7
D6D5D4D3D2D1D0
Name
FOS_EN
FOS_THR [1:0]
VALTIME [1:0]
LOCKT [2:0]
Type
R/W
Bit
Name
Function
7FOS_EN
FOS_EN.
Frequency Offset Enable globally disables FOS. See the individual FOS enables (FOS-
x_EN, register 139).
0: FOS disable
1: FOS enabled by FOSx_EN
6:5
FOS_THR [1:0]
FOS_THR [1:0].
Frequency Offset at which FOS is declared:
00: ± 11 to 12 ppm (Stratum 3/3E compliant, with a Stratum 3/3E used for REFCLK
01: ± 48 to 49 ppm (SMC)
10: ± 30 ppm (SONET Minimum Clock (SMC), with a Stratum 3/3E used for REFCLK.
11: ± 200 ppm
4:3
VALTIME [1:0]
VALTIME [1:0].
Sets amount of time for input clock to be valid before the associated alarm is removed.
00: 2 ms
01: 100 ms
10: 200 ms
11: 13 seconds
2:0
LOCKT [2:0]
LOCKT [2:0].
Sets retrigger interval for one shot monitoring phase detector output. One shot is trig-
gered by phase slip in DSPLL. Refer to the Family Reference Manual for more details.
To minimize lock time, the value 001 for LOCKT is recommended (see “AN803: Lock and
Settling Time Considerations for Si5324/27/69/74 Any-Frequency Jitter Attenuating Clock ICs” for
additional details)
.
000: 106 ms
001: 53 ms
010: 26.5 ms
011: 13.3 ms
100: 6.6 ms
101: 3.3 ms
110: 1.66 ms
111: .833 ms
相关PDF资料 |
PDF描述 |
|---|---|
| SL28504BZC-1 | IC CLOCK GEN EAGLELAKE 56TSSOP |
| SL28504BZI-2 | IC CLOCK GEN EAGLELAKE 56TSSOP |
| SL28506BZI-2 | IC CLOCK CK505 PCIE GEN2 56TSSOP |
| SL28506BZI | IC CLOCK CK505 PCIE GEN2 64TSSOP |
| SL28540ALCT | IC CLOCK CK540 LP MOBILE 56QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SI5324A-C-GMR | 功能描述:时钟合成器/抖动清除器 Lo Loop BW Clk Multi Jitter Attn 2In/Out RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
| Si5324B-C-GM | 功能描述:时钟合成器/抖动清除器 Prec.Clk Mult/Jitter Atten. 2kHz-808MHz RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
| SI5324B-C-GMR | 功能描述:时钟合成器/抖动清除器 Lo Loop BW Clk Multi Jitter Attn 2In/Out RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
| Si5324C-C-GM | 功能描述:时钟合成器/抖动清除器 Prec.Clk Mult/Jitter Atten. 2kHz-346MHz RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
| SI5324C-C-GMR | 功能描述:时钟合成器/抖动清除器 Lo Loop BW Clk Multi Jitter Attn 2In/Out RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。