- 您现在的位置：买卖IC网 > PDF目录2108 > SI5326A-C-GM (Silicon Laboratories Inc)IC ANY-RATE MULTI/ATTEN 36-QFN PDF资料下载
参数资料
| 型号： | SI5326A-C-GM |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 54/72页 |
| 文件大小： | 0K |
| 描述： | IC ANY-RATE MULTI/ATTEN 36-QFN |
| 标准包装： | 490 |
| 系列： | DSPLL® |
| 类型： | 时钟放大器，振动衰减器 |
| PLL： | 是 |
| 输入： | 时钟 |
| 输出： | CML，CMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:2 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 1.4GHz |
| 除法器/乘法器： | 是/是 |
| 电源电压： | 1.71 V ~ 3.63 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 36-VFQFN 裸露焊盘 |
| 供应商设备封装： | 36-QFN（6x6） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页当前第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页
Si5326
58
Rev. 1.0
7. Pin Descriptions: Si5326
Pin #
Pin Name
I/O
Signal Level
Description
1
RST
ILVCMOS
External Reset.
Active low input that performs external hardware reset of device.
Resets all internal logic to a known state and forces the device reg-
isters to their default value. Clock outputs are tristated during reset.
The part must be programmed after a reset or power on to get a
clock output. See the Si53xx Family Reference Manual for details.
This pin has a weak pull-up.
2, 9, 14,
30, 33
NC
—
No Connection.
Leave floating. Make no external connections to this pin for normal
operation.
3
INT_C1B
O
LVCMOS
Interrupt/CKIN1 Invalid Indicator.
This pin functions as a device interrupt output or an alarm output for
CKIN1. If used as an interrupt output, INT_PIN must be set to 1. The
pin functions as a maskable interrupt output with active polarity con-
trolled by the INT_POL register bit.
If used as an alarm output, the pin functions as a LOS (and option-
ally FOS) alarm indicator for CKIN1. Set CK1_BAD_PIN = 1 and
INT_PIN
=0.
0 = CKIN1 present
1 = LOS (FOS) on CKIN1
The active polarity is controlled by CK_BAD_POL. If no function is
selected, the pin tristates.
Note:
Internal register names are indicated by underlined italics, e.g., INT_PIN. See Section “5.Register Map”.
1
2
3
29
30
31
32
33
34
35
36
20
21
22
23
24
25
26
27
10 11 12 13 14 15 16 17
4
5
6
7
8
NC
RST
C2B
INT_C1B
GND
VDD
XA
VDD
RA
T
E
0
CK
IN
2+
CK
IN
2–
NC
RA
T
E
1
CK
IN
1+
CK
IN
1–
CS_CA
SCL
SDA_SDO
A1
A2_SS
SDI
CKO
U
T1–
NC
GND
VD
D
NC
CK
OUT
2–
CK
OUT
2+
CMOD
E
GND
Pad
A0
INC
9
18
19
28
XB
LOL
DEC
CK
OU
T1+
相关PDF资料 |
PDF描述 |
|---|---|
| SI5330J-A00223-GM | IC CLK BUFFER TRANSLA 1:8 24-QFN |
| SI5338G-A-GM | IC CLK GEN I2C BUS PROG 24QFN |
| SI5350A-A-GM | IC CLK GEN PLL BLANK CUST 20-QFN |
| SI5350B-A-GM | IC CLK GEN PLL BLANK CUST 20-QFN |
| SI5350C-A-GM | IC CLK GEN PLL BLANK CUST 20-QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SI5326A-C-GMR | 功能描述:时钟合成器/抖动清除器 Precision Clk Xplier Jitter Attn 2In/Out RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
| Si5326B-B-GM | 功能描述:锁相环 - PLL ANY-RATE CLK MULT JITTER ATTEN 2 OUTS RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| SI5326B-B-GMR | 制造商:Silicon Laboratories Inc 功能描述: |
| Si5326B-C-GM | 功能描述:锁相环 - PLL ANY-RATE CLK MULT JITTER ATTEN 2 OUTS RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| SI5326B-C-GMR | 功能描述:时钟合成器/抖动清除器 Precision Clk Xplier Jitter Attn 2In/Out RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。