- 您现在的位置：买卖IC网 > PDF目录9022 > SI5351B-A-GU (Silicon Laboratories Inc)IC CLK GEN PLL BLANK CUST 24QSOP PDF资料下载
参数资料
| 型号： | SI5351B-A-GU |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 32/72页 |
| 文件大小： | 0K |
| 描述： | IC CLK GEN PLL BLANK CUST 24QSOP |
| 标准包装： | 56 |
| 系列： | MultiSynth™ |
| 类型： | * |
| PLL： | 是 |
| 输入： | 晶体 |
| 输出： | CMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:8 |
| 差分 - 输入:输出： | 无/无 |
| 频率 - 最大： | 133MHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 2.25 V ~ 3.63 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 24-SSOP（0.154"，3.90mm 宽） |
| 供应商设备封装： | 24-QSOP |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页当前第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页
Si5351A/B/C
38
Preliminary Rev. 0.95
Reset value = 0000 0000
Register 24. CLK3–0 Disable State
Bit
D7D6D5D4D3D2D1D0
Name
CLK3_DIS_STATE
CLK2_DIS_STATE
CLK1_DIS_STATE
CLK0_DIS_STATE
Type
R/W
Bit
Name
Function
7:0
CLKx_DIS_STATE
Clock x Disable State.
Where x = 0, 1, 2, 3. These 2 bits determine the state of the CLKx output when dis-
abled. Individual output clocks can be disabled using register Output Enable Con-
trol located at address 3. Outputs are also disabled using the OEB pin.
00: CLKx is set to a LOW state when disabled.
01: CLKx is set to a HIGH state when disabled.
10: CLKx is set to a HIGH IMPEDANCE state when disabled.
11: CLKx is NEVER DISABLED.
Register 25. CLK7–4 Disable State
Bit
D7D6D5D4D3D2D1D0
Name
CLK7_DIS_STATE
CLK6_DIS_STATE
CLK5_DIS_STATE
CLK4_DIS_STATE
Type
R/W
Bit
Name
Function
7:0
CLKx_DIS_STATE
Clock x Disable State.
Where x = 4, 5, 6, 7. These 2 bits determine the state of the CLKx output when dis-
abled. Individual output clocks can be disabled using register Output Enable Con-
trol located at address 3. Outputs are also disabled using the OEB pin.
00: CLKx is set to a LOW state when disabled.
01: CLKx is set to a HIGH state when disabled.
10: CLKx is set to a HIGH IMPEDANCE state when disabled.
11: CLKx is NEVER DISABLED.
相关PDF资料 |
PDF描述 |
|---|---|
| SI5351C-A-GM | IC CLK GEN PLL BLANK CUST 20-QFN |
| VE-JTP-MZ-F1 | CONVERTER MOD DC/DC 13.8V 25W |
| VE-BNY-MU-F3 | CONVERTER MOD DC/DC 3.3V 132W |
| SI5351B-A-GM | IC CLK GEN PLL BLANK CUST 20-QFN |
| VE-JTP-MZ-F4 | CONVERTER MOD DC/DC 13.8V 25W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SI5351B-A-GUR | 功能描述:时钟发生器及支持产品 Dual PLL 133MHz Clk VCXO and I2C 8 Outs RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5351B-Axxxxx-GM | 功能描述:时钟发生器及支持产品 Any-Rate, Dual PLL 133MHz Clock with VCXO and I2C, 8 outputs, 20-QFN (customized) RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5351B-Axxxxx-GU | 功能描述:时钟发生器及支持产品 Any-Rate, Dual PLL 133MHz Clock with VCXO and I2C, 8 outputs, 24-QSOP (customized) RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SI5351B-B01556-GM | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Trays |
| SI5351B-B01644-GM | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Trays |
发布紧急采购，3分钟左右您将得到回复。