- 您现在的位置：买卖IC网 > PDF目录9022 > SI5351C-A-GM (Silicon Laboratories Inc)IC CLK GEN PLL BLANK CUST 20-QFN PDF资料下载
参数资料
| 型号： | SI5351C-A-GM |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 56/72页 |
| 文件大小： | 0K |
| 描述： | IC CLK GEN PLL BLANK CUST 20-QFN |
| 标准包装： | 75 |
| 系列： | MultiSynth™ |
| 类型： | * |
| PLL： | 是 |
| 输入： | 时钟，晶体 |
| 输出： | CMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 3:8 |
| 差分 - 输入:输出： | 无/无 |
| 频率 - 最大： | 133MHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 2.25 V ~ 3.63 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 20-VFQFN 裸露焊盘 |
| 供应商设备封装： | 20-QFN（4x4） |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页当前第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页
Si5351A/B/C
6
Preliminary Rev. 0.95
Table 5. Output Clock Characteristics
(VDD = 2.5 V ±10%, or 3.3 V ±10%, TA =–40 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Units
Frequency Range
FCLK
0.008
—
160
MHz
Load Capacitance
CL
—5
15
pF
Duty Cycle
DC
Measured at VDD/2,
fCLK =50MHz
45
50
55
%
Rise/Fall Time
tr
20%–80%, CL =5pF,
Drive Strength = 8 mA
0.5
1
1.5
ns
tf
0.5
1
1.5
ns
Output High Voltage
VOH
CL =5pF
VDD – 0.6
—
V
Output Low Voltage
VOL
——
0.6
V
Period Jitter
JPER
Measured over 10k cycles
—
35
100
ps pk-pk
Period Jitter VCXO
JPER_VCXO
—
60
110
ps pk-pk
Cycle-to-Cycle Jitter
JCC
Measured over 10k cycles
—30
90
ps pk
Cycle-to-Cycle Jitter
VCXO
JCC_VCXO
—50
95
ps pk
RMS Phase Jitter
JRMS
12 kHz–20 MHz
—
3.5
11
ps rms
RMS Phase Jitter VCXO JRMS_VCXO
—
8.5
18.5
ps rms
Table 6. Crystal Requirements1,2
Parameter
Symbol
Min
Typ
Max
Unit
Crystal Frequency
fXTAL
25
—
27
MHz
Load Capacitance
CL
6—
12
pF
Equivalent Series Resistance
rESR
——
150
Crystal Max Drive Level
dL
——
100
W
Notes:
1. Crystals which require load capacitances of 6, 8, or 10 pF should use the device’s internal load capacitance for
optimum performance. See register 183 bits 7:6. A crystal with a 12 pF load capacitance requirement should use a
combination of the internal 10 pF load capacitors in addition to external 2 pF load capacitors.
2. Refer to “AN551: Crystal Selection Guide” for more details.
相关PDF资料 |
PDF描述 |
|---|---|
| VE-JTP-MZ-F1 | CONVERTER MOD DC/DC 13.8V 25W |
| VE-BNY-MU-F3 | CONVERTER MOD DC/DC 3.3V 132W |
| SI5351B-A-GM | IC CLK GEN PLL BLANK CUST 20-QFN |
| VE-JTP-MZ-F4 | CONVERTER MOD DC/DC 13.8V 25W |
| VI-232-MW-F4 | CONVERTER MOD DC/DC 15V 100W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SI5351C-A-GMR | 功能描述:时钟发生器及支持产品 Dual PLL 133MHz Clk Dual In and I2C 8Out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5351C-A-GT | 功能描述:时钟发生器及支持产品 AnyRate 2 PLL 125MHz Clk w/2 In&I2C 3out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SI5351C-A-GTR | 功能描述:时钟发生器及支持产品 Dual PLL 125MHz Clk Dual In and I2C 3Out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5351C-A-GU | 功能描述:时钟发生器及支持产品 AnyRate 2 PLL 125MHz Clk w/2 In&I2C 8out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SI5351C-A-GUR | 功能描述:时钟发生器及支持产品 Dual PLL 133MHz Clk Dual In and I2C 8Out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。