- 您现在的位置：买卖IC网 > PDF目录2016 > SL28504BZC-1 (Silicon Laboratories Inc)IC CLOCK GEN EAGLELAKE 56TSSOP PDF资料下载
参数资料
| 型号： | SL28504BZC-1 |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 31/31页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN EAGLELAKE 56TSSOP |
| 标准包装： | 35 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页当前第31页
SL28504
........................ DOC #: SP-AP-0052 (Rev. AA) Page 9 of 31
Byte 3: Control Register 3
Bit
@Pup
Name
Description
7
1
SRC11_OE
Output enable for SRC11
0 = Output Disabled, 1 = Output Enabled
6
1
SRC10_OE
Output enable for SRC10
0 = Output Disabled, 1 = Output Enabled
5
1
SRC9_OE
Output enable for SRC9
0 = Output Disabled, 1 = Output Enabled
4
1
SRC8/CPU2_ITP_OE
Output enable for SRC8 or CPU2_ITP
0 = Output Disabled, 1 = Output Enabled
3
1
SRC7_OE
Output enable for SRC7
0 = Output Disabled, 1 = Output Enabled
2
1
SRC6_OE
Output enable for SRC6
0 = Output Disabled, 1 = Output Enabled
1
RESERVED
0
1
SRC4_OE
Output enable for SRC4
0 = Output Disabled, 1 = Output Enabled
Byte 4: Control Register 4
Bit
@Pup
Name
Description
7
1
SRC3_OE
Output enable for SRC3
0 = Output Disabled, 1 = Output Enabled
6
1
SRC2/SATA_OE
Output enable for SRC2/SATA
0 = Output Disabled, 1 = Output Enabled
5
1
SRC1_OE
Output enable for SRC1
0 = Output Disabled, 1 = Output Enabled
4
1
SRC0/DOT96_OE
Output enable for SRC0/DOT96
0 = Output Disabled, 1 = Output Enabled
3
1
CPU1_OE
Output enable for CPU1
0 = Output Disabled, 1 = Output Enabled
2
1
CPU0_OE
Output enable for CPU0
0 = Output Disabled, 1 = Output Enabled
1
PLL1_SS_EN
Enable PLL1s spread modulation,
0 = Spread Disabled, 1 = Spread Enabled
0
1
PLL3_SS_EN
Enable PLL3s spread modulation
0 = Spread Disabled, 1 = Spread Enabled
Byte 5: Control Register 5
Bit
@Pup
Name
Description
7
0
CR#_A_EN
Enable CR#_A (clk req)
0 = Disabled, 1 = Enabled,
6
0
CR#_A_SEL
Set CR#_A
SRC0 or SRC2
0 = CR#_A
SRC0, 1 = CR#_ASRC2
5
0
CR#_B_EN
Enable CR#_B(clk req)
0 = Disabled, 1 = Enabled,
4
0
CR#_B_SEL
Set CR#_B
SRC1 or SRC4
0 = CR#_B
SRC1, 1 = CR#_BSRC4
3
0
CR#_C_EN
Enable CR#_C (clk req)
0 = Disabled, 1 = Enabled
2
0
CR#_C_SEL
Set CR#_C
SRC0 or SRC2
0 = CR#_C
SRC0, 1 = CR#_CSRC2
相关PDF资料 |
PDF描述 |
|---|---|
| SL28504BZI-2 | IC CLOCK GEN EAGLELAKE 56TSSOP |
| SL28506BZI-2 | IC CLOCK CK505 PCIE GEN2 56TSSOP |
| SL28506BZI | IC CLOCK CK505 PCIE GEN2 64TSSOP |
| SL28540ALCT | IC CLOCK CK540 LP MOBILE 56QFN |
| SL28541BZI-2 | IC CLOCK CK505 MOBILE 56TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SL28504BZC-1T | 功能描述:时钟发生器及支持产品 Syst Clock Intel Eaglake RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28504BZC-2 | 功能描述:时钟发生器及支持产品 Syst Clock Intel Eaglake RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28504BZC-2T | 功能描述:时钟发生器及支持产品 Syst Clock Intel Eaglake RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28504BZCT | 功能描述:时钟发生器及支持产品 Syst Clock Intel Eaglake RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28504BZI | 功能描述:时钟发生器及支持产品 Syst Clock Intel Eaglake RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。