- 您现在的位置：买卖IC网 > PDF目录2017 > SL28773ELI (Silicon Laboratories Inc)IC CLOCK CK505 PCIE INTEL 32QFN PDF资料下载
参数资料
| 型号： | SL28773ELI |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 17/21页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK CK505 PCIE INTEL 32QFN |
| 标准包装： | 624 |
| 系列： | EProClock® |
| 类型： | 时钟/频率发生器，多路复用器 |
| PLL： | 是 |
| 主要目的： | Intel CPU 服务器 |
| 输入： | 晶体 |
| 输出： | HCSL，LVCMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:9 |
| 差分 - 输入:输出： | 无/是 |
| 频率 - 最大： | 133MHz |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | * |
| 封装/外壳： | * |
| 供应商设备封装： | * |
| 包装： | * |
SL28773
........................Document #: 001-08400 Rev ** Page 5 of 21
Control Registers
Byte 0: Control Register 0
Bit
@Pup
Name
Description
7
HW
FS
CPU Frequency Select Bit, set by HW
0 = 133MHz, 1= 100MHz
6
0
RESERVED
5
1
RESERVED
4
0
iAMT_EN
iAMT Enable
0 = Legacy Mode, 1 = iAMT Enabled
3
0
RESERVED
2
0
SRC_Main_SEL
Select source for SRC clock
0 = SRC_MAIN = PLL1, PLL3_CFG Table applies
1 = SRC_MAIN = PLL3, PLL3_CFG Table does not apply
1
0
SATA_SEL
Select source of SATA clock
0 = SATA = SRC_MAIN, 1= SATA = PLL4
0
1
PD_Restore
Save configuration when PD# is asserted
0 = Config. cleared, 1 = Config. saved
Byte 1: Control Register 1
Bit
@Pup
Name
Description
7
1
RESERVED
6
0
PLL1_SS_DC
Select for down or center SS
0 = Down spread, 1 = Center spread
5
0
PLL3_SS_DC
Select for down or center SS
0 = Down spread, 1 = Center spread
4
0
PLL3_CFB3
CFB Bit [4:1] only applies when SRC_Main_SEL = 0 (Byte 0, bit 2 =0)
See Table 4 on page 9 for Configuration.
3
0
PLL3_CFB2
2
1
PLL3_CFB1
1
0
PLL3_CFB0
0
1
RESERVED
Byte 2: Control Register 2
Bit
@Pup
Name
Description
7
1
REF_OE
Output enable for REF
0 = Output Disabled, 1 = Output Enabled
6
1
USB_48_OE
Output enable for USB_48
0 = Output Disabled, 1 = Output Enabled
5
1
RESERVED
4
1
RESERVED
3
1
RESERVED
2
1
RESERVED
1
RESERVED
0
1
RESERVED
Byte 3: Control Register 3
Bit
@Pup
Name
Description
7
1
RESERVED
6
1
RESERVED
相关PDF资料 |
PDF描述 |
|---|---|
| SL28774ELIT | IC CLOCK CK505 CALPELLA 32QFN |
| SL28779ELIT | IC CLOCK CALPELLA CK505 32QFN |
| SL28DB200AZI | IC CLOCK PCIE DIFF 2CH 16TSSOP |
| SL28EB717ALI | IC CLK CK505 TNLCRK/TOPCLF 48QFN |
| SL28EB719AZI | IC CLK CK505 TNLCK/TPCLF 48TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SL28773ELIT | 功能描述:时钟发生器及支持产品 Comm app w/PCIe requirements & Intel RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28774ELC | 功能描述:时钟发生器及支持产品 Shrink CK505 for Calpella platforms RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28774ELCT | 功能描述:时钟发生器及支持产品 Shrink CK505 for Calpella platforms RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28774ELI | 功能描述:时钟发生器及支持产品 Shrink CK505 for Calpella platforms RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28774ELIT | 功能描述:时钟发生器及支持产品 Shrink CK505 for Calpella platforms RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。