- 您现在的位置：买卖IC网 > PDF目录2109 > SL28SRC01BZI (Silicon Laboratories Inc)IC CLOCK PCIE GEN3/2 DIF 16TSSOP PDF资料下载
参数资料
| 型号： | SL28SRC01BZI |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 5/11页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK PCIE GEN3/2 DIF 16TSSOP |
| 标准包装： | 96 |
| 类型： | * |
| PLL： | 是 |
| 输入： | 时钟，晶体 |
| 输出： | 时钟 |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:1 |
| 差分 - 输入:输出： | 无/是 |
| 频率 - 最大： | 100MHz |
| 除法器/乘法器： | 无/无 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | * |
| 封装/外壳： | * |
| 供应商设备封装： | * |
| 包装： | * |
SL28SRC01
DOC#: SP-AP-0015 (Rev. 0.2)
Page 3 of 11
capacitors are calculated to provide equal capacitive loading
on both sides.
,
Use the following formulas to calculate the trim capacitor
values for Ce1 and Ce2 .
CL....................................................Crystal load capacitance
CLe......................................... Actual loading seen by crystal
using standard value trim capacitors
Ce..................................................... External trim capacitors
Cs..............................................Stray capacitance (terraced)
Ci ...........................................................Internal capacitance
(lead frame, bond wires, etc.)
XTAL
Ce 2
Ce 1
Cs 1
Cs 2
X1
X2
Ci1
Ci2
Clo c k Ch ip
Tra c e
2.8pF
Trim
33pF
Pin
3 to 6p
Figure 2. Crystal Loading Example
F
Load Capacitance (each side)
Total Capacitance (as seen by the crystal)
Ce = 2 * CL - (Cs + Ci)
Ce1 + Cs1 + Ci1
1
+
Ce2 + Cs2 + Ci2
1
()
1
=
CLe
Absolute Maximum Conditions
Parameter
Description
Condition
Min.
Max.
Unit
VDD
Core Supply Voltage
–
4.6
V
VIN
Input Voltage
Relative to VSS
–0.5
4.6
VDC
TS
Temperature, Storage
Non-functional
–65
150
°C
TA (commercial)
Temperature, Operating
Ambient, Commercial
Functional
0
85
°C
TA (industrial)
Temperature, Operating
Ambient, Industrial
Functional
-40
85
°C
TJ
Temperature, Junction
Functional
–
150
°C
JC
Dissipation, Junction to Case
JEDEC (JESD 51)
–
20
°C/
W
JA
Dissipation, Junction to Ambient JEDEC (JESD 51)
–
60
°C/
W
ESDHBM
ESD Protection (Human Body
Model)
JEDEC (JESD 22 - A114)
2000
–
V
UL-94
Flammability Rating
UL (Class)
V–0
DC Electrical Specifications
Parameter
Description
Condition
Min.
Max.
Unit
VDD
3.3V Operating Voltage
3.3 ± 5%
3.135
3.465
V
VIH
3.3V Input High Voltage
2.0
VDD + 0.3 V
VIL
3.3V Input Low Voltage
VSS – 0.3
0.8
V
IIH
Input High Leakage Current
Except internal pull-down resistors, 0 < VIN <
VDD
–5
A
IIL
Input Low Leakage Current
Except internal pull-up resistors, 0 < VIN < VDD
–5
–
A
VOH
3.3V Output High Voltage
IOH = –1 mA
2.4
–
V
VOL
3.3V Output Low Voltage
IOL = 1 mA
–
0.4
V
IOZ
High-impedance Output
Current
–10
10
A
相关PDF资料 |
PDF描述 |
|---|---|
| SL28SRC02BZI | IC CLOCK PCIE GEN3/2 DIF 20TSSOP |
| SL28SRC04BZI | IC CLOCK 4PCIE GEN3 20TSSOP |
| SL38000ZI-15AHT | IC CLK 4PLL VCXO SSCG 28TSSOP |
| SL38000ZI | IC CLOCK SSCG 4PLL 9CH 28TSSOP |
| SL38160AZC-17AHT | IC CLK A/V PLL VCXO CG 16TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SL28SRC01BZIT | 功能描述:时钟发生器及支持产品 PCIE Clk Gen Xin 14M -->1PCIE out Gen3 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28SRC02BZC | 功能描述:时钟发生器及支持产品 PCIE Clk Gen 14.318M Xin 2PCIE out Gen3 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28SRC02BZCT | 功能描述:时钟发生器及支持产品 PCIE Clk Gen 14.318M Xin 2PCIE out Gen3 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28SRC02BZCTR | 制造商:Silicon Laboratories Inc 功能描述: |
| SL28SRC02BZI | 功能描述:时钟发生器及支持产品 PCIE Clk Gen Xin 14M -->4 PCIE out Gen3 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。