- 您现在的位置：买卖IC网 > PDF目录98083 > SM320C40TABS60/10 (TEXAS INSTRUMENTS INC) 32-BIT, 60 MHz, OTHER DSP, UUC325 PDF资料下载
参数资料
| 型号： | SM320C40TABS60/10 |
| 厂商： | TEXAS INSTRUMENTS INC |
| 元件分类： | 数字信号处理 |
| 英文描述： | 32-BIT, 60 MHz, OTHER DSP, UUC325 |
| 封装： | TAB-325 |
| 文件页数： | 49/64页 |
| 文件大小： | 1155K |
| 代理商： | SM320C40TABS60/10 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页当前第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页
SMJ320C40, TMP320C40
DIGITAL SIGNAL PROCESSORS
SGUS017H OCTOBER 1993 REVISED OCTOBER 2001
53
POST OFFICE BOX 1443
HOUSTON, TEXAS 772511443
timing parameters for communication-token transfer sequence, output to an input port [P = tc(H)]
(see Figure 26)
NO.
’320C40-40*
’320C40-50*
’320C40-60*
UNIT
NO.
MIN
MAX
MIN
MAX
UNIT
1
td(CRQL-CAL)T
Delay time, CREQx low to start of CACKx going low for
token-request acknowledge
P+5
2P + 26
P+5
2P + 22
ns
2
td(CRDYL-CAL)T
Delay time, start of CRDYx low at end of word transfer out to
start of CACKx going low
P+6
2P + 27
P+6
2P + 27
ns
3
td(CAL-CD)I
Delay time, start of CACKx going low to CxD7CxD0 change
from outputs to inputs
0.5P 8
0.5P + 8
0.5P 8
0.5P + 8
ns
4
td(CAL-CRDY)T
Delay time, start of CACKx going low to CRDYx change from
an input to output, high level
0.5P 8
0.5P + 8
0.5P 8
0.5P + 8
ns
5
td(CRQH-CRQ)T
Delay time, CREQx high to CREQx change from an input to
output, high level
4
22
4
22
ns
6
td(CRQH-CA)T
Delay time, start of CREQx high to CACKx change from
output to an input
4
22
4
22
ns
7
td(CRQH-CS)T
Delay time, start of CREQx high to CSTRBx change from
output to an input
4
22
4
22
ns
8
td(CRQH-CRQL)T
Delay time, CREQx high to CREQx low for the next token
request
P 4
2P + 8
P 4
2P + 8
ns
These timing parameters result from synchronizer delays and are referenced from the falling edge of H1. The inputs (that cause the output-signal
pins to change values) are sampled on H1 falling. The minimum delay occurs when the input condition occurs just before H1 falling, and the
maximum delay occurs when the input condition occurs just after H1 falling.
* On products compliant to MIL-PRF-38535, this parameter is not production tested.
相关PDF资料 |
PDF描述 |
|---|---|
| SMJ320C6201BGLPW20 | 32-BIT, 200 MHz, OTHER DSP, CBGA429 |
| SM320C6201BGLPW20 | 32-BIT, 200 MHz, OTHER DSP, CBGA429 |
| SMJ320C6414DGADW60 | 64-BIT, 75 MHz, OTHER DSP, CPGA570 |
| SM320C6414DGADW60 | 64-BIT, 75 MHz, OTHER DSP, CPGA570 |
| SM320C6416DGADW60 | 64-BIT, 75 MHz, OTHER DSP, CPGA570 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SM320C40TBBM50 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:32-Bit Digital Signal Processor |
| SM320C40TBBM50/10 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:32-Bit Digital Signal Processor |
| SM320C40TBBS60 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:32-Bit Digital Signal Processor |
| SM320C40TBBS60/10 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:32-Bit Digital Signal Processor |
| SM320C50 | 制造商:TI 制造商全称:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSOR |
发布紧急采购，3分钟左右您将得到回复。