- 您现在的位置：买卖IC网 > PDF目录2110 > SSTUAF32865AHLF (IDT, Integrated Device Technology Inc)IC REGIST BUFF 25BIT DDR2 160BGA PDF资料下载
参数资料
| 型号： | SSTUAF32865AHLF |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 2/16页 |
| 文件大小： | 0K |
| 描述： | IC REGIST BUFF 25BIT DDR2 160BGA |
| 标准包装： | 119 |
| 逻辑类型： | 1:2 寄存缓冲器，带奇偶位 |
| 电源电压： | 1.7 V ~ 1.9 V |
| 位数： | 28 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 160-LFBGA |
| 供应商设备封装： | 160-CABGA（9x13） |
| 包装： | 托盘 |
ICSSSTUAF32865A
2
8-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
COMMERCIAL TEMPERATURE GRADE
2
8-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
10
ICSSSTUAF32865A
7097/1
1
Timing Requirements Over Recommended Operating Free-Air Temperature
Range
Switching Characteristics Over Recommended Free Air Operating Range
(unless otherwise noted)
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fCLOCK
Clock Frequency
410
MHz
tW
Pulse Duration; CLK, CLK HIGH or LOW
1
ns
tACT
Differential Inputs Active Time1
1
VREF must be held at a valid input voltage level and data inputs must be held at valid logic levels for a
minimum time of tACT(max) after RESET is taken HIGH.
10
ns
tINACT
Differential Inputs Inactive Time2
2
VREF, data, and clock inputs must be held at a valid input voltage levels (not floating) for a minimum
time of tINACT(max) after RESET is taken LOW.
15
ns
tSU
Setup
Time
DCS0 before CLK
↑ , CLK↓, DCS and CSGateEN
HIGH; DCS1 before CLK
↑ , CLK↓, DCS0 and
CSGateEN HIGH
0.7
ns
DCSn, DODT, DCKE, and Dn after CLK
↑ , CLK↓
0.5
PARIN after CLK
↑ , CLK↓
0.5
tH
Hold
Time
DCSn, DODT, DCKE, and Dn after CLK
↑ , CLK↓
0.5
ns
PARIN after CLK
↑ , CLK↓
0.5
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fMAX
Max Input Clock Frequency
410
MHz
tPDM
Propagation Delay, single bit switching, CLK
↑ to CLK↓to Qn
1.3
1.9
ns
tPDMSS
Propagation Delay, simultaneous switching, CLK
↑ to CLK↓to
Qn
2ns
tLH
LOW to HIGH Propagation Delay, CLK
↑ to CLK↓to PTYERR
1.2
3
ns
tHL
HIGH to LOW Propagation Delay, CLK
↑ to CLK↓to PTYERR
13
ns
tPHL
HIGH to LOW Propagation Delay, RESET
↓to Qn↓
3ns
tPLH
LOW to HIGH Propagation Delay, RESET
↓to PTYERR↑
3ns
相关PDF资料 |
PDF描述 |
|---|---|
| SSTUAF32866BHLFT | IC REGIST BUFF 25BIT DDR2 96-BGA |
| SSTUAF32866CHLF | IC REGIST BUFF 25BIT DDR2 96-BGA |
| SSTUAF32868AHLF | IC REGIST BUFF 25BIT DDR2 176BGA |
| SSTUAF32868BHLFT | IC REG BUFFER 28BIT DDR2 176BGA |
| SSTUAF32869AHLFT | IC REGIST BUFF 25BIT DDR2 150BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SSTUAF32865AHLFT | 功能描述:寄存器 RoHS:否 制造商:NXP Semiconductors 逻辑类型:CMOS 逻辑系列:HC 电路数量:1 最大时钟频率:36 MHz 传播延迟时间: 高电平输出电流:- 7.8 mA 低电平输出电流:7.8 mA 电源电压-最大:6 V 最大工作温度:+ 125 C 封装 / 箱体:SOT-38 封装:Tube |
| SSTUAF32866BHLF | 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 类别:集成电路 (IC) >> 逻辑 - 专用逻辑 系列:- 产品变化通告:Product Discontinuation 25/Apr/2012 标准包装:1,500 系列:74SSTV 逻辑类型:DDR 的寄存缓冲器 电源电压:2.3 V ~ 2.7 V 位数:14 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:48-TFSOP（0.240"，6.10mm 宽） 供应商设备封装:48-TSSOP 包装:带卷 (TR) |
| SSTUAF32866BHLFT | 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 类别:集成电路 (IC) >> 逻辑 - 专用逻辑 系列:- 产品变化通告:Product Discontinuation 25/Apr/2012 标准包装:1,500 系列:74SSTV 逻辑类型:DDR 的寄存缓冲器 电源电压:2.3 V ~ 2.7 V 位数:14 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:48-TFSOP（0.240"，6.10mm 宽） 供应商设备封装:48-TSSOP 包装:带卷 (TR) |
| SSTUAF32866CHLF | 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 类别:集成电路 (IC) >> 逻辑 - 专用逻辑 系列:- 产品变化通告:Product Discontinuation 25/Apr/2012 标准包装:1,500 系列:74SSTV 逻辑类型:DDR 的寄存缓冲器 电源电压:2.3 V ~ 2.7 V 位数:14 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:48-TFSOP（0.240"，6.10mm 宽） 供应商设备封装:48-TSSOP 包装:带卷 (TR) |
| SSTUAF32866CHLFT | 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 类别:集成电路 (IC) >> 逻辑 - 专用逻辑 系列:- 产品变化通告:Product Discontinuation 25/Apr/2012 标准包装:1,500 系列:74SSTV 逻辑类型:DDR 的寄存缓冲器 电源电压:2.3 V ~ 2.7 V 位数:14 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:48-TFSOP（0.240"，6.10mm 宽） 供应商设备封装:48-TSSOP 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。