![](http://datasheet.mmic.net.cn/120000/ST72T121J4T6_datasheet_3576764/ST72T121J4T6_2.png)
2/93
Table of Contents
93
1 GENERAL DESCRIPTION . . . . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . . 4
1.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. . 4
1.2 PIN DESCRIPTION . . .... . ... .. . . ... .. . .... . ... .. .. .. .... . . . ... . . . . . . . . ... 5
1.3 EXTERNAL CONNECTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... . 7
1.4 MEMORY MAP . . . . . . . . . . .... . ... ... . . . .... .... .. . . . . . . . . . . . . . ... .. . .... . 8
1.5 OPTION BYTE . . . . . . . .... . . .. .. .. .. . . . . . . . . . . . . . ... . . . . . . . . . ... .. .. ... .. 11
2 CENTRAL PROCESSING UNIT . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . 12
2.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 12
2.2 MAIN FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 12
2.3 CPU REGISTERS . . . .... . . . . .. . . . . . . . . . . . . . ... ... . . . . . . . . . . ... .. .. . . . . . . 12
3 CLOCKS, RESET, INTERRUPTS & POWER SAVING MODES . . . . . . . . . . . . . .... . . ... .. 15
3.1 CLOCK SYSTEM . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 15
3.1.1 General Description . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 15
3.1.2 External Clock . . . . . . . . . . . . . . . . ... . . . . . . . . . ... .. .. ... .. .. . . .. . . ... .. 15
3.2 RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 16
3.2.1 Introduction . . . .... . . . . .. . . . . . . . . . . . . . ... ... . . . . . . . . . . ... .. .. . . . . . . 16
3.2.2 External Reset . . . . . . .... . ... .. . . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 16
3.2.3 Reset Operation . . . . . . . . . . . . . . . . . . . . . . . . . .... . . . . ... . ... .. . . ... .. . . . 16
3.2.4 Low Voltage Detector Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
4 INTERRUPTS . . .... .. . . . . . . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . 18
4.1 NON MASKABLE SOFTWARE INTERRUPT .... . ... .. .. .. .... . . . ... . . . . . . . . . . 18
4.2 EXTERNAL INTERRUPTS . . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 18
4.3 PERIPHERAL INTERRUPTS .... . ... .. .. ... ... . . . . . . . . ... .. . . ... . ... . . . . ... 18
4.4 POWER SAVING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... 21
4.4.1 Introduction . . . .... . . . . .. . . . . . . . . . . . . . ... ... . . . . . . . . . . ... .. .. . . . . . . 21
4.4.2 Slow Mode . . . . . . . . . . . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 21
4.4.3 Wait Mode . . . . . . . . . . . . . . . . . . . ... . . . . ... .. ... .. .. ... .. . ... .. . . ... . . 21
4.4.4 Halt Mode . . . . . .... . . . . .. . . . . . . . . . . . . . ... ... . . . . . . . . . . ... .. .. . . . . . . 22
4.5 MISCELLANEOUS REGISTER . . . . . . . . . . . . . . ... . . . . . . . . . .... ... . . . . . . . . . . . . 23
5 ON-CHIP PERIPHERALS . . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... .. 24
5.1 I/O PORTS . . . . . . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 24
5.1.1 Introduction . . . .... . . . . .. . . . . . . . . . . . . . ... ... . . . . . . . . . . ... .. .. . . . . . . 24
5.1.2 Functional Description . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 24
5.1.3 I/O Port Implementation . . . . . . . . . . . . . . . . . . . .... . . . .... .... .. . .... .. . . . 25
5.1.4 Register Description . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 28
5.2 WATCHDOG TIMER (WDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
5.2.1 Introduction . . . .... . . . . .. . . . . . . . . . . . . . ... ... . . . . . . . . . . ... .. .. . . . . . . 30
5.2.2 Main Features . . . . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . .... 30
5.2.3 Functional Description . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 30
5.2.4 Hardware Watchdog Option . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... .. . . .. . 31
5.2.5 Low Power Modes . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . 31
5.2.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 31
5.2.7 Register Description . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 31
5.3 16-BIT TIMER . . . . . . . . . . . . . . . . . . . . . ... . . . . . . . . . ... .. .. ... .. . ... .. . . ... .. 33
5.3.1 Introduction . . . .... . . . . .. . . . . . . . . . . . . . ... ... . . . . . . . . . . ... .. .. . . . . . . 33
2