ST92250DV9QB PDF资料下载(172/426 页)8/16-BIT SINGLE VOLTAGE FLASH MCU FAMILY WITH RAM, E3 TMEMUL

您好，
买卖IC网欢迎您。
请登录
免费注册

您现在的位置：买卖IC网 > PDF目录380740 > ST92250DV9QB (意法半导体) 8/16-BIT SINGLE VOLTAGE FLASH MCU FAMILY WITH RAM, E3 TMEMULATED EEPROM, CAN 2.0B AND J1850 BLPD PDF资料下载

参数资料

型号：	ST92250DV9QB
厂商：	意法半导体
英文描述：	8/16-BIT SINGLE VOLTAGE FLASH MCU FAMILY WITH RAM, E3 TMEMULATED EEPROM, CAN 2.0B AND J1850 BLPD
中文描述：	16位产品单电压闪存MCU的家庭的RAM，EEPROM的E3展TMEMULATED，可以2.0b和J1850 BLPD
文件页数：	172/426页
文件大小：	3831K
代理商：	ST92250DV9QB

第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页当前第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页

172/426

EXTENDED FUNCTION TIMER (EFT)

EXTENDED FUNCTION TIMER

(Cont’d)

10.3.3.4 Output Compare

In this section, the index,

i

, may be 1 or 2.

This function can be used to control an output

waveform or indicating when a period of time has

elapsed.

When a match is found between the Output Com-

pare register and the free running counter, the out-

put compare function:

– Assigns pins with a programmable value if the

OC

i

E bit is set

– Sets a flag in the status register

– Generates an interrupt if enabled

Two 16-bit registers Output Compare Register 1

(OC1R) and Output Compare Register 2 (OC2R)

contain the value to be compared to the free run-

ning counter each timer clock cycle.

These registers are readable and writable and are

not affected by the timer hardware. A reset event

changes the OC

i

R value to 8000h.

Timing resolution is one count of the free running

counter: (

INTCLK

/

CC[1:0]

).

Procedure

To use the output compare function, select the fol-

lowing in the CR2 register:

– Set the OC

i

E bit if an output is needed, the OC-

MP

i

pin is then dedicated to the output compare

function.

– Select the timer clock (CC[1:0] see

Table 36

).

Select the following in the CR1/CR3 register:

– Select the OLVL

i

bit to be applied to the OCMP

pins after the match occurs.

– To enable both OCMP1 & OCMP2 interrupts, set

the OCIE bit in the CR1 register (in this case, the

OC1IE & OC2IE enable bits are not significant).

To enable only one OCMP interrupt, reset the

OCIE bit and set the OC1IE (or OC2IE) bit.

Note:

If OCIE is reset and both OC1IE & OC2IE

are set, both interrupts are enabled.

In all cases, set the EFTIS bit to enable timer in-

terrupts globally.

When a match is found:

– The OCF

i

bit is set.

– The OCMP

i

pin takes the OLVL

i

bit value (the

OCMP

i

pin latch is forced low during reset and

stays low until a valid compare changes it to the

OLVL

i

level).

– A timer interrupt is generated under the following

two conditions :

1. If the OCIE bit (for both OCMP1 & OCMP2)

and the EFTIS bit are set.

Note:

If the OCIE bit is set, the status of the

OC1IE/OC2IE bits in the CR3 register is not

significant.

2. If the OCIE bit is reset and the OC1IE and /or

OC2IE bits are set and the EFTIS bit is set.

Otherwise, the interrupt remains pending until

the related enable bits are set.

Clearing the output compare interrupt request is

done by:

– An access (read or write) to the SR register while

the OCF

i

bit is set.

– An access (read or write) to the OC

i

LR register.

Note:

After a write access to the OC

i

HR

register,

the output compare function is inhibited until the

OC

i

LR

register is also written.

If the OC

i

E bit is not set, the OCMP

i

pin is a gen-

eral I/O port and the OLVL

i

bit will not appear

when match is found but an interrupt could be gen-

erated if the OCIE bit is set.

The value in the 16-bit OC

i

R

register and the

OLVL

i

bit should be changed after each success-

ful comparison in order to control an output wave-

form or establish a new elapsed timeout.

The OC

i

R register value required for a specific tim-

ing application can be calculated using the follow-

ing formula:

OC

i

R =

Where:

t

= Desired output compare period (in

seconds)

INTCLK = Internal clock frequency

CC[1:0]

= Timer clock prescaler

The following procedure is recommended to pre-

vent the OCF

i

bit from being set between the time

it is read and the write to the OC

i

R

register:

– Write to the OC

i

HR register (further compares

are inhibited).

– Read the SR register (first step of the clearance

of the OCF

i

bit, which may be already set).

– Write to the OC

i

LR register (enables the output

compare function and clears the OCF

i

bit).

MS Byte

OC

i

HR

LS Byte

OC

i

LR

OC

i

R

t

*

INTCLK

(CC1.CC0)

9

相关PDF资料	PDF描述
ST92F250DV9QB	8/16-BIT SINGLE VOLTAGE FLASH MCU FAMILY WITH RAM, E3 TMEMULATED EEPROM, CAN 2.0B AND J1850 BLPD
ST92124JDV9QB	8/16-BIT SINGLE VOLTAGE FLASH MCU FAMILY WITH RAM, E3 TMEMULATED EEPROM, CAN 2.0B AND J1850 BLPD
ST92F124JDV9QB	8/16-BIT SINGLE VOLTAGE FLASH MCU FAMILY WITH RAM, E3 TMEMULATED EEPROM, CAN 2.0B AND J1850 BLPD
ST92250JDV9QB	8/16-BIT SINGLE VOLTAGE FLASH MCU FAMILY WITH RAM, E3 TMEMULATED EEPROM, CAN 2.0B AND J1850 BLPD
ST92F250JDV9QB	8/16-BIT SINGLE VOLTAGE FLASH MCU FAMILY WITH RAM, E3 TMEMULATED EEPROM, CAN 2.0B AND J1850 BLPD

相关代理商/技术参数	参数描述
ST9250410AS	制造商:Seagate Technology 功能描述:250GB 2.5" Momentus 5400.6 Mobile Hard Drive 制造商:Seagate Technology 功能描述:250GB 2.5" SATA Hard Drive 7200RPM
ST9250610NS	制造商:Seagate Technology 功能描述:CONSTELLATION.2 2.5 250GB SATA 7200 NS 6GB/S - Bulk
ST-9258	制造商:UNBRANDED 功能描述:THERMOMETER DIGITAL 制造商:UNBRANDED 功能描述:THERMOMETER, DIGITAL
ST92916A681JPI	制造商:ST MICRO 功能描述:New
ST92E141-EPB/US	功能描述:程序设计器 - 基于处理器 ST9 EPROM Programmer RoHS:否制造商:Olimex Ltd. 产品:Programmers 工具用于评估:XMEGA, MegaAVR, tinyAVR 核心:AVR 接口类型:USB 工作电源电压:1.8 V to 5.5 V

发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

*型号	*数量	厂商	批号	封装

添加更多采购

我的联系方式

*

*

*