- 您现在的位置：买卖IC网 > PDF目录385873 > STAC9221D3TAEYYX (INTEGRATED DEVICE TECHNOLOGY INC) 8-CHANNEL HIGH DEFINITION AUDIO CODEC PDF资料下载
参数资料
| 型号： | STAC9221D3TAEYYX |
| 厂商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分类： | 编解码器 |
| 英文描述： | 8-CHANNEL HIGH DEFINITION AUDIO CODEC |
| 中文描述： | PCM CODEC, PQFP48 |
| 封装： | LEAD FREE, LQFP-48 |
| 文件页数： | 46/172页 |
| 文件大小： | 1129K |
| 代理商： | STAC9221D3TAEYYX |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页
STAC9220/9221/9223
8-CHANNEL HIGH DEFINITION AUDIO CODEC
PC AUDIO
IDT
46
STAC9220/9221/9223
V 0.96 102706
8-CHANNEL HIGH DEFINITION AUDIO CODEC
6.5.15.
AFG GPIOEn
[1]
Data1
RW
0x0
Data for GPIO1 (Pin 46). If this GPIO bit is
configured as Sticky (edge-sensitive) input, it can
be cleared by writing zero (one) here when the
corresponding Polarity Control bit is zero (one).
[0]
Data0
RW
0x0
Data for GPIO0 (Pin 45). If this GPIO bit is
configured as Sticky (edge-sensitive) input, it can
be cleared by writing zero (one) here when the
corresponding Polarity Control bit is zero (one).
Table 40. AFG GPIOEn Command Verb Format
Verb ID
Payload
Response
Get
F16
00
See bitfield table
Set1
716
See bits [7:0] of bitfield table
0000_0000h
Table 41. AFG GPIOEn Command Response Format
Bit
Bitfield Name
RW
Reset
Description
[31:4]
Rsvd
R
0x0
Reserved
[3]
Mask3
RW
0x0
Enable for GPIO3:
0 = pin is disabled (Hi-Z state);
1 = pin is enabled; behavior determined by
GPIO Direction control
[2]
Mask2
RW
0x0
Enable for GPIO2:
0 = pin is disabled (Hi-Z state);
1 = pin is enabled; behavior determined by
GPIO Direction control
[1]
Mask1
RW
0x0
Enable for GPIO1:
0 = pin is disabled (Hi-Z state);
1 = pin is enabled; behavior determined by
GPIO Direction control
[0]
Mask0
RW
0x0
Enable for GPIO0:
0 = pin is disabled (Hi-Z state);
1 = pin is enabled; behavior determined by
GPIO Direction control
Table 39. AFG GPIO Command Response Format
Bit
Bitfield Name
RW
Reset
Description
相关PDF资料 |
PDF描述 |
|---|---|
| STAC9221D5TAEYYX | 8-CHANNEL HIGH DEFINITION AUDIO CODEC |
| STAC9221X3TAEYYX | 8-CHANNEL HIGH DEFINITION AUDIO CODEC |
| STAC9221X5TAEYYX | 8-CHANNEL HIGH DEFINITION AUDIO CODEC |
| STAC9223D3TAEYYX | 8-CHANNEL HIGH DEFINITION AUDIO CODEC |
| STAC9227 | 8-CHANNEL HIGH DEFINITION AUDIO CODEC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| STAC9221D5TAEYYX | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:8-CHANNEL HIGH DEFINITION AUDIO CODEC |
| STAC9221X3TAEYYX | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:8-CHANNEL HIGH DEFINITION AUDIO CODEC |
| STAC9221X5TAEYYX | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:8-CHANNEL HIGH DEFINITION AUDIO CODEC |
| STAC9223D3TAEYYX | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:8-CHANNEL HIGH DEFINITION AUDIO CODEC |
| STAC9223D5TAEYYX | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:8-CHANNEL HIGH DEFINITION AUDIO CODEC |
发布紧急采购，3分钟左右您将得到回复。