参数资料
| 型号： | SY100S350JC |
| 厂商： | Micrel Inc |
| 文件页数： | 1/5页 |
| 文件大小： | 0K |
| 描述： | IC HEX D-LATCH 28-PLCC |
| 标准包装： | 38 |
| 系列： | 100S |
| 逻辑类型： | D 型透明锁存器 |
| 电路： | 6:6 |
| 输出类型： | 差分 |
| 电源电压： | 4.2 V ~ 5.5 V |
| 独立电路： | 1 |
| 延迟时间 - 传输： | 300ps |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 28-LCC（J 形引线） |
| 供应商设备封装： | 28-PLCC |
| 包装： | 管件 |
1
SY100S350
Micrel, Inc.
M9999-042307
hbwhelp@micrel.com or (408) 955-1690
HEX D-LATCH
SY100S350
s Max. transparent propagation delay of 900ps
s Min. Master Reset and Enable pulse widths of 100ps
s IEE min. of –98mA
s Industry standard 100K ECL levels
s Extended supply voltage option:
VEE = –4.2V to –5.5V
s Voltage and temperature compensation for improved
noise immunity
s Internal 75k
input pull-down resistors
s More than 40% faster than Fairchild
s Approximately 30% lower power than Fairchild
s Function and pinout compatible with Fairchild F100K
s Available in 28-pin PLCC package
FEATURES
DESCRIPTION
The SY100S350 offers six high-speed D-Latches with
both true and complement outputs, and is performance
compatible for use with high-performance ECL systems.
When both enable signals (Ea and Eb) are at a logic LOW,
the latches are transparent and the input signals( D0–D5)
appear at the outputs (Q0–Q5) after a propagation delay. If
either or both of the enable signals are at a logic HIGH, then
the latches store the last valid data present on its inputs
before Ea or Eb went to a logic HIGH. The Master Reset
(MR) overrides all other input signals and takes the outputs
to a logic LOW state. All inputs have 75k
pull-down
resistors.
Rev.: I
Amendment: /0
Issue Date:
April 2007
BLOCK DIAGRAM
D
R
D5
Q5
E
Q5
D
R
D4
Q4
E
Q4
D
R
D3
Q3
E
Q3
D
R
D2
Q2
E
Q2
D
R
D1
Q1
E
Q1
D
R
D0
Q0
E
Q0
Eb
MR
Ea
Pin
Function
D0 — D5
Data Inputs
Ea, Eb
Common Enable Inputs (Active LOW)
MR
Asynchronous Master Reset Input
Q0 — Q5
Data Outputs
Q0 — Q5
Complementary Data Outputs
VEES
VEE Substrate
VCCA
VCCO for ECL Outputs
PIN NAMES
相关PDF资料 |
PDF描述 |
|---|---|
| SY100S351JZ | IC FLIP FLOP HEX D 28-PLCC |
| SY100S355JC | IC MUX/LATCH QUAD 28-PLCC |
| SY10E016JI | IC UPCOUNTER 8BIT SYNC 28-PLCC |
| SY10E131JI TR | IC FLIP FLOP 4-BIT D 28-PLCC |
| SY10E136JZTR | IC COUNTER U/D 6BIT UNIV 28-PLCC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SY100S350JZ | 功能描述:闭锁 Hex D-Latch (Lead Free) RoHS:否 制造商:Micrel 电路数量:1 逻辑类型:CMOS 逻辑系列:TTL 极性:Non-Inverting 输出线路数量:9 高电平输出电流: 低电平输出电流: 传播延迟时间: 电源电压-最大:12 V 电源电压-最小:5 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:SOIC-16 封装:Reel |
| SY100S350JZ TR | 功能描述:闭锁 Hex D-Latch (Lead Free) RoHS:否 制造商:Micrel 电路数量:1 逻辑类型:CMOS 逻辑系列:TTL 极性:Non-Inverting 输出线路数量:9 高电平输出电流: 低电平输出电流: 传播延迟时间: 电源电压-最大:12 V 电源电压-最小:5 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:SOIC-16 封装:Reel |
| SY100S351FC | 功能描述:IC FLIP FLOP HEX D 24-CERPACK RoHS:否 类别:集成电路 (IC) >> 逻辑 - 触发器 系列:100S 标准包装:25 系列:74LS 功能:设置（预设）和复位 类型:JK 型 输出类型:差分 元件数:2 每个元件的位元数:1 频率 - 时钟:25MHz 延迟时间 - 传输:20ns 触发器类型:负边沿 输出电流高，低:400µA, 8mA 电源电压:4.75 V ~ 5.25 V 工作温度:0°C ~ 70°C 安装类型:通孔 封装/外壳:16-DIP（0.300"，7.62mm） 包装:管件 其它名称:74LS11274LS112AN74LS112NDM74LS112N |
| SY100S351JC | 功能描述:IC FLIP FLOP HEX D 28-PLCC RoHS:否 类别:集成电路 (IC) >> 逻辑 - 触发器 系列:100S 标准包装:25 系列:74LS 功能:设置（预设）和复位 类型:JK 型 输出类型:差分 元件数:2 每个元件的位元数:1 频率 - 时钟:25MHz 延迟时间 - 传输:20ns 触发器类型:负边沿 输出电流高，低:400µA, 8mA 电源电压:4.75 V ~ 5.25 V 工作温度:0°C ~ 70°C 安装类型:通孔 封装/外壳:16-DIP（0.300"，7.62mm） 包装:管件 其它名称:74LS11274LS112AN74LS112NDM74LS112N |
| SY100S351JC TR | 功能描述:IC FLIP FLOP HEX D 28-PLCC RoHS:否 类别:集成电路 (IC) >> 逻辑 - 触发器 系列:100S 标准包装:25 系列:74LS 功能:设置（预设）和复位 类型:JK 型 输出类型:差分 元件数:2 每个元件的位元数:1 频率 - 时钟:25MHz 延迟时间 - 传输:20ns 触发器类型:负边沿 输出电流高，低:400µA, 8mA 电源电压:4.75 V ~ 5.25 V 工作温度:0°C ~ 70°C 安装类型:通孔 封装/外壳:16-DIP（0.300"，7.62mm） 包装:管件 其它名称:74LS11274LS112AN74LS112NDM74LS112N |
发布紧急采购，3分钟左右您将得到回复。