- 您现在的位置：买卖IC网 > PDF目录97149 > SY100S351JY (MICREL INC) 100S SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC28 PDF资料下载
参数资料
| 型号： | SY100S351JY |
| 厂商： | MICREL INC |
| 元件分类： | 锁存器 |
| 英文描述： | 100S SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC28 |
| 封装： | LEAD FREE, PLASTIC, LCC-28 |
| 文件页数： | 1/6页 |
| 文件大小： | 391K |
| 代理商： | SY100S351JY |
1
SY100S351
Micrel, Inc.
M9999-060910
hbwhelp@micrel.com or (408) 955-1690
BLOCK DIAGRAM
■ Max.togglefrequencyof700MHz
■ ClocktoQmax.of1200ps
■ IEEmin.of–98mA
■ Industrystandard100KECLlevels
■ Extendedsupplyvoltageoption:
VEE=–4.2Vto–5.5V
■ Voltageandtemperaturecompensationforimproved
noiseimmunity
■ Internal75kinputpull-downresistors
■ 50%fasterthanFairchild300K
■ Betterthan20%lowerpowerthanFairchild
■ FunctionandpinoutcompatiblewithFairchildF100K
■ Availablein28-pinPLCCpackage
FEATURES
HEXDFLIP-FLOP
SY100S351
DESCRIPTION
The SY100S351 offers six D-type, edge-triggered, master/
slave flip-flops with differential outputs, and is designed for
use in high-performance ECL systems. The flip-flops are
controlled by the signal from the logical OR operation on a
pair of common clock signals (CPa, CPb). Data enters the
master when both CPa and CPb are LOW and transfers to the
slave when either CPa or CPb (or both) go to a logic HIGH.
The Master Reset (MR) input overrides all other inputs and
takes the Q outputs to a logic LOW. The inputs on this device
have 75k pull-down resistors.
Rev.: I
Amendment: /0
Issue Date: June 2010
Pin
Function
D0 — D5
Data Inputs
CPa, CPb
Common Clock Inputs
MR
Asynchronous Master Reset Input
Q0 — Q5
Data Outputs
Q0 — Q5
Complementary Data Outputs
VEES
VEE Substrate
VCCA
VCCO for ECL Outputs
PINNAMES
相关PDF资料 |
PDF描述 |
|---|---|
| SY100S360DC | 100S SERIES, 9-BIT PARITY GENERATOR/CHECKER, TRUE OUTPUT, CDIP24 |
| SY100S366DC | 100S SERIES, 9-BIT MAGNITUDE COMPARATOR, CDIP24 |
| SY100S370JC | 100S SERIES, OTHER DECODER/DRIVER, TRUE OUTPUT, PQCC28 |
| SY100S371JC | 100S SERIES, TRIPLE 4 LINE TO 1 LINE MULTIPLEXER, COMPLEMENTARY OUTPUT, PQCC28 |
| SY100S815ZC | 100S SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 4 INVERTED OUTPUT(S), PDSO16 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SY100S351JZ | 功能描述:触发器 Hex D Flip-Flop (Lead Free) RoHS:否 制造商:Texas Instruments 电路数量:2 逻辑系列:SN74 逻辑类型:D-Type Flip-Flop 极性:Inverting, Non-Inverting 输入类型:CMOS 输出类型: 传播延迟时间:4.4 ns 高电平输出电流:- 16 mA 低电平输出电流:16 mA 电源电压-最大:5.5 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:X2SON-8 封装:Reel |
| SY100S351JZ TR | 功能描述:触发器 Hex D Flip-Flop (Lead Free) RoHS:否 制造商:Texas Instruments 电路数量:2 逻辑系列:SN74 逻辑类型:D-Type Flip-Flop 极性:Inverting, Non-Inverting 输入类型:CMOS 输出类型: 传播延迟时间:4.4 ns 高电平输出电流:- 16 mA 低电平输出电流:16 mA 电源电压-最大:5.5 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:X2SON-8 封装:Reel |
| SY100S355FC | 功能描述:IC MUX/LATCH QUAD 24-CERPACK RoHS:否 类别:集成电路 (IC) >> 逻辑 - 锁销 系列:100S 产品变化通告:Product Discontinuation 09/Dec/2010 标准包装:1,500 系列:74VCX 逻辑类型:D 型透明锁存器 电路:8:8 输出类型:三态 电源电压:1.8 V ~ 3.6 V 独立电路:2 延迟时间 - 传输:1.5ns 输出电流高，低:6mA，6mA 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-TFSOP（0.240"，6.10mm 宽） 供应商设备封装:48-TSSOP 包装:带卷 (TR) |
| SY100S355JC | 功能描述:IC MUX/LATCH QUAD 28-PLCC RoHS:否 类别:集成电路 (IC) >> 逻辑 - 锁销 系列:100S 产品变化通告:Product Discontinuation 09/Dec/2010 标准包装:1,500 系列:74VCX 逻辑类型:D 型透明锁存器 电路:8:8 输出类型:三态 电源电压:1.8 V ~ 3.6 V 独立电路:2 延迟时间 - 传输:1.5ns 输出电流高，低:6mA，6mA 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-TFSOP（0.240"，6.10mm 宽） 供应商设备封装:48-TSSOP 包装:带卷 (TR) |
| SY100S355JZ | 功能描述:编码器、解码器、复用器和解复用器 Quad Multiplexer/Latch (Lead Free) RoHS:否 制造商:Micrel 产品:Multiplexers 逻辑系列:CMOS 位数: 线路数量（输入/输出）:2 / 12 传播延迟时间:350 ps, 400 ps 电源电压-最大:2.625 V, 3.6 V 电源电压-最小:2.375 V, 3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-44 封装:Tray |
发布紧急采购，3分钟左右您将得到回复。