- 您现在的位置：买卖IC网 > PDF目录19457 > TMS320C5515AZCHA10 (Texas Instruments)IC DSP FIXED-POINT 196NFBGA PDF资料下载
参数资料
| 型号： | TMS320C5515AZCHA10 |
| 厂商： | Texas Instruments |
| 文件页数： | 9/159页 |
| 文件大小： | 0K |
| 描述： | IC DSP FIXED-POINT 196NFBGA |
| 标准包装： | 184 |
| 系列： | TMS320C55x |
| 类型： | 定点 |
| 接口： | EBI/EMI，I²C，I²S，MMC/SD，SPI，UART/USART，USB |
| 时钟速率： | 100MHz |
| 非易失内存： | ROM（128 kB） |
| 芯片上RAM： | 320kB |
| 电压 - 输入/输出： | 1.8V，2.5V，2.8V，3.3V |
| 电压 - 核心： | 1.30V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 196-LFBGA |
| 供应商设备封装： | 196-NFBGA（10x10） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页当前第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页
SPRS645F – AUGUST 2010 – REVISED OCTOBER 2013
2.2
2.2.1
C55x CPU
The TMS320C5515 fixed-point digital signal processor (DSP) is based on the C55x CPU 3.3 generation
processor core. The C55x DSP architecture achieves high performance and low power through increased
parallelism and total focus on power savings. The CPU supports an internal bus structure that is
composed of one program bus, three data read buses (one 32-bit data read bus and two 16-bit data read
buses), two 16-bit data write buses, and additional buses dedicated to peripheral and DMA activity. These
buses provide the ability to perform up to four data reads and two data writes in a single cycle. Each DMA
controller can perform one 32-bit data transfer per cycle, in parallel and independent of the CPU activity.
The C55x CPU provides two multiply-accumulate (MAC) units, each capable of 17-bit x 17-bit
multiplication in a single cycle. A central 40-bit arithmetic/logic unit (ALU) is supported by an additional 16-
bit ALU. Use of the ALUs is under instruction set control, providing the ability to optimize parallel activity
and power consumption. These resources are managed in the Address Unit (AU) and Data Unit (DU) of
the C55x CPU.
The C55x DSP generation supports a variable byte width instruction set for improved code density. The
Instruction Unit (IU) performs 32-bit program fetches from internal or external memory, stores them in a
128-byte Instruction Buffer Queue, and queues instructions for the Program Unit (PU). The Program Unit
decodes the instructions, directs tasks to AU and DU resources, and manages the fully protected pipeline.
Predictive branching capability avoids pipeline flushes on execution of conditional instruction calls.
For more detailed information on the CPU, see the TMS320C55x CPU 3.0 CPU Reference Guide
(literature number SWPU073 ).
The C55x core of the device can address 16M bytes of unified data and program space. It also addresses
64K words of I/O space and includes three types of on-chip memory: 128 KB read-only memory (ROM),
256 KB single-access random access memory (SARAM), 64 KB dual-access random access memory
On-Chip Dual-Access RAM (DARAM)
The DARAM is located in the byte address range 000000h ? 00FFFFh and is composed of eight blocks of
4K words each (see Table 2-2 ). Each DARAM block can perform two accesses per cycle (two reads, two
writes, or a read and a write). The DARAM can be accessed by the internal program, data, or DMA buses.
Table 2-2. DARAM Blocks
CPU
BYTE ADDRESS RANGE
000000h – 001FFFh
002000h – 003FFFh
004000h – 005FFFh
006000h – 007FFFh
008000h – 009FFFh
00A000h – 00BFFFh
00C000h – 00DFFFh
00E000h – 00FFFFh
DMA CONTROLLER
BYTE ADDRESS RANGE
0001 0000h – 0001 1FFFh
0001 2000h – 0001 3FFFh
0001 4000h – 0001 5FFFh
0001 6000h – 0001 7FFFh
0001 8000h – 0001 9FFFh
0001 A000h – 0001 BFFFh
0001 C000h – 0001 DFFFh
0001 E000h – 0001 FFFFh
MEMORY BLOCK
DARAM 0 (1)
DARAM 1
DARAM 2
DARAM 3
DARAM 4
DARAM 5
DARAM 6
DARAM 7
(1)
The first 192 bytes are reserved for memory-mapped registers (MMRs). See Figure 2-1 , Memory Map
Summary.
Copyright ? 2010–2013, Texas Instruments Incorporated
Product Folder Links: TMS320C5515
Device Overview
9
相关PDF资料 |
PDF描述 |
|---|---|
| 172-015-102R021 | CONN DB15 MALE SOLDER CUP TIN |
| RMA06DTKH | CONN EDGECARD 12POS DIP .125 SLD |
| RSA06DTKD | CONN EDGECARD 12POS DIP .125 SLD |
| IHLP6767GZER3R3M51 | INDUCTOR POWER 3.3UH 32.2A SMD |
| RMA06DTKD | CONN EDGECARD 12POS DIP .125 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMS320C5515AZCHA12 | 功能描述:数字信号处理器和控制器 - DSP, DSC Fixed-Point Dig Sig Processor RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMS320C5517AZCH20 | 制造商:Texas Instruments 功能描述:PG2.1 制造商:Texas Instruments 功能描述:PG2.1 - Trays |
| TMS320C5517AZCHA20 | 制造商:Texas Instruments 功能描述:PG2.1 制造商:Texas Instruments 功能描述:IC DSP FIXED-POINT 196NFBGA 制造商:Texas Instruments 功能描述:IC DSP FIXED POINT 制造商:Texas Instruments 功能描述:IC, DSP, FIXED POINT 制造商:Texas Instruments 功能描述:IC, DSP, FIXED POINT, MSL:MSL 3 - 168 hours, SVHC:No SVHC (20-Jun-2013) |
| TMS320C5532 | 制造商:TI 制造商全称:Texas Instruments 功能描述:TMS320C5535, C5534, C5533,C5532 FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMS320C5532AZHH05 | 功能描述:数字信号处理器和控制器 - DSP, DSC Fixed-Point Digital Signal Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。