- 您现在的位置：买卖IC网 > PDF目录382635 > TMX320C6454GTZ (Texas Instruments, Inc.) Fixed-Point Digital Signal Processor PDF资料下载
参数资料
| 型号： | TMX320C6454GTZ |
| 厂商： | Texas Instruments, Inc. |
| 元件分类： | 数字信号处理 |
| 英文描述： | Fixed-Point Digital Signal Processor |
| 中文描述： | 定点数字信号处理器 |
| 文件页数： | 7/225页 |
| 文件大小： | 1663K |
| 代理商： | TMX320C6454GTZ |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页
www.ti.com
P
2.2 CPU (DSP Core) Description
TMS320C6454
Fixed-Point Digital Signal Processor
SPRS311A–APRIL 2006–REVISED DECEMBER 2006
Table 2-1. Characteristics of the C6454 Processor (continued)
HARDWARE FEATURES
C6454
TMX320C6454ZTZ7,
TMX320C6454ZTZ8,
TMX320C6454ZTZ
(For more details on the C64x+ DSP part
numbering, see
Figure 2-12
)
Device Part Numbers
The C64x+ Central Processing Unit (CPU) consists of eight functional units, two register files, and two
data paths as shown in
Figure 2-1
. The two general-purpose register files (A and B) each contain
32 32-bit registers for a total of 64 registers. The general-purpose registers can be used for data or can be
data address pointers. The data types supported include packed 8-bit data, packed 16-bit data, 32-bit
data, 40-bit data, and 64-bit data. Values larger than 32 bits, such as 40-bit-long or 64-bit-long values are
stored in register pairs, with the 32 LSBs of data placed in an even register and the remaining 8 or
32 MSBs in the next upper register (which is always an odd-numbered register).
The eight functional units (.M1, .L1, .D1, .S1, .M2, .L2, .D2, and .S2) are each capable of executing one
instruction every clock cycle. The .M functional units perform all multiply operations. The .S and .L units
perform a general set of arithmetic, logical, and branch functions. The .D units primarily load data from
memory to the register file and store results from the register file into memory.
The C64x+ CPU extends the performance of the C64x core through enhancements and new features.
Each C64x+ .M unit can perform one of the following each clock cycle: one 32 x 32 bit multiply, two
16 x 16 bit multiplies, two 16 x 32 bit multiplies, four 8 x 8 bit multiplies, four 8 x 8 bit multiplies with add
operations, and four 16 x 16 multiplies with add/subtract capabilities (including a complex multiply). There
is also support for Galois field multiplication for 8-bit and 32-bit data. Many communications algorithms
such as FFTs and modems require complex multiplication. The complex multiply (CMPY) instruction takes
for 16-bit inputs and produces a 32-bit real and a 32-bit imaginary output. There are also complex
multiplies with rounding capability that produces one 32-bit packed output that contain 16-bit real and
16-bit imaginary values. The 32 x 32 bit multiply instructions provide the extended precision necessary for
audio and other high-precision algorithms on a variety of signed and unsigned 32-bit data types.
The .L or (Arithmetic Logic Unit) now incorporates the ability to do parallel add/subtract operations on a
pair of common inputs. Versions of this instruction exist to work on 32-bit data or on pairs of 16-bit data
performing dual 16-bit add and subtracts in parallel. There are also saturated forms of these instructions.
The C64x+ core enhances the .S unit in several ways. In the C64x core, dual 16-bit MIN2 and MAX2
comparisons were only available on the .L units. On the C64x+ core they are also available on the .S unit
which increases the performance of algorithms that do searching and sorting. Finally, to increase data
packing and unpacking throughput, the .S unit allows sustained high performance for the quad 8-bit/16-bit
and dual 16-bit instructions. Unpack instructions prepare 8-bit data for parallel 16-bit operations. Pack
instructions return parallel results to output precision including saturation support.
Submit Documentation Feedback
Device Overview
7
相关PDF资料 |
PDF描述 |
|---|---|
| TMX320C6454GTZ7 | Fixed-Point Digital Signal Processor |
| TMX320C6454GTZ8 | Fixed-Point Digital Signal Processor |
| TMX320C6454ZTZ | Fixed-Point Digital Signal Processor |
| TMX320C6454ZTZ7 | Fixed-Point Digital Signal Processor |
| TMX320C6454ZTZ8 | Fixed-Point Digital Signal Processor |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMX320C6454GTZ7 | 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMX320C6454GTZ8 | 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMX320C6454ZTZ | 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMX320C6454ZTZ7 | 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMX320C6454ZTZ8 | 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
发布紧急采购，3分钟左右您将得到回复。