- 您现在的位置：买卖IC网 > PDF目录140040 > TS80C51RA2-LCBD (ATMEL CORP) 8-BIT, 30 MHz, MICROCONTROLLER, PQCC44 PDF资料下载
参数资料
| 型号： | TS80C51RA2-LCBD |
| 厂商： | ATMEL CORP |
| 元件分类： | Microcontroller |
| 英文描述： | 8-BIT, 30 MHz, MICROCONTROLLER, PQCC44 |
| 封装： | PLASTIC, LCC-44 |
| 文件页数： | 333/416页 |
| 文件大小： | 10516K |
| 代理商： | TS80C51RA2-LCBD |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页当前第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页
433
SAM9X25 [DATASHEET]
11054E–ATARM–10-Mar-2014
4.
An NOP command will be issued to the low-power DDR1-SDRAM. Program NOP command into the Mode Regis-
ter, the application must set Mode to 1 in the Mode Register (see Section 30.7.1 on page 457). Perform a write
access to any DDR1-SDRAM address to acknowledge this command. Now clocks which drive DDR1-SDRAM
device are enabled.
A minimum pause of 200 s will be provided to precede any signal toggle.
5.
An all banks precharge command is issued to the low-power DDR1-SDRAM. Program all banks precharge com-
mand into the Mode Register, the application must set Mode to 2 in the Mode Register (See Section 30.7.1 on
page 457). Perform a write access to any low-power DDR1-SDRAM address to acknowledge this command
6.
Two auto-refresh (CBR) cycles are provided. Program the auto refresh command (CBR) into the Mode Register,
the application must set Mode to 4 in the Mode Register (see Section 30.7.1 on page 457). Perform a write access
to any low-power DDR1-SDRAM location twice to acknowledge these commands.
7.
An Extended Mode Register set (EMRS) cycle is issued to program the low-power DDR1-SDRAM parameters
(TCSR, PASR, DS). The application must set Mode to 5 in the Mode Register (see Section 30.7.1 on page 457)
and perform a write access to the SDRAM to acknowledge this command. The write address must be chosen so
that BA[1] is set to 1 BA[0] is set to 0. For example, with a 16-bit 128 MB SDRAM (12 rows, 9 columns, 4 banks)
bank address, the low-power DDR1-SDRAM write access should be done at address 0x20800000.
Note:
This address is for example purposes only. The real address is dependent on implementation in the product.
8.
A Mode Register set (MRS) cycle is issued to program the parameters of the low-power DDR1-SDRAM devices, in
particular CAS latency, burst length. The application must set Mode to 3 in the Mode Register (see Section 30.7.1
on page 457) and perform a write access to the low-power DDR1-SDRAM to acknowledge this command. The
write address must be chosen so that BA[1:0] bits are set to 0. For example, with a 16-bit 128 MB low-power
DDR1-SDRAM (12 rows, 9 columns, 4 banks) bank address, the SDRAM write access should be done at the
address 0x20000000. The application must go into Normal Mode, setting Mode to 0 in the Mode Register (see
Section 30.7.1 on page 457) and performing a write access at any location in the low-power DDR1-SDRAM to
acknowledge this command.
9.
Perform a write access to any low-power DDR1-SDRAM address.
10. Write the refresh rate into the count field in the DDRSDRC Refresh Timer register (see page 458). (Refresh rate =
delay between refresh cycles). The low-power DDR1-SDRAM device requires a refresh every 15.625 s or 7.81
s. With a 100 MHz frequency, the refresh timer count register must to be set with (15.625*100 MHz) = 1562 i.e.
0x061A or (7.81*100 MHz) = 781 i.e. 0x030d
11. After initialization, the low-power DDR1-SDRAM device is fully functional.
30.4.3 DDR2-SDRAM Initialization
The initialization sequence is generated by software. The DDR2-SDRAM devices are initialized by the following
sequence:
1.
Program the memory device type into the Memory Device Register (see Section 30.7.8 on page 468).
2.
Program the features of DDR2-SDRAM device into the Timing Register (asynchronous timing (trc, tras, etc.)), and
into the Configuration Register (number of columns, rows, banks, cas latency and output drive strength) (see Sec-
3.
An NOP command is issued to the DDR2-SDRAM. Program the NOP command into the Mode Register, the appli-
cation must set Mode to 1 in the Mode Register (see Section 30.7.1 on page 457). Perform a write access to any
DDR2-SDRAM address to acknowledge this command. Now clocks which drive DDR2-SDRAM device are
enabled.
A minimum pause of 200 s is provided to precede any signal toggle.
4.
An NOP command is issued to the DDR2-SDRAM. Program the NOP command into the Mode Register, the appli-
cation must set Mode to 1 in the Mode Register (see Section 30.7.1 on page 457). Perform a write access to any
DDR2-SDRAM address to acknowledge this command. Now CKE is driven high.
5.
An all banks precharge command is issued to the DDR2-SDRAM. Program all banks precharge command into the
Mode Register, the application must set Mode to 2 in the Mode Register (See Section 30.7.1 on page 457). Per-
form a write access to any DDR2-SDRAM address to acknowledge this command
相关PDF资料 |
PDF描述 |
|---|---|
| TS80C51RA2-LCEB | 8-BIT, 30 MHz, MICROCONTROLLER, PQFP44 |
| TS80C51RA2-MCED | 8-BIT, 40 MHz, MICROCONTROLLER, PQFP44 |
| T87C5101-TDRCL | 8-BIT, OTPROM, 40 MHz, MICROCONTROLLER, PDSO24 |
| T87C5101-TISCV | 8-BIT, OTPROM, 40 MHz, MICROCONTROLLER, PDSO28 |
| T89C51RD2-SMSIM | 8-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQCC68 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TS80C51RA2-LCBR | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:High Performance 8-bit Microcontrollers |
| TS80C51RA2-LCE | 功能描述:IC MCU 8BIT 256BYTE 30MHZ 44VQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:80C 标准包装:1,500 系列:AVR® ATtiny 核心处理器:AVR 芯体尺寸:8-位 速度:16MHz 连通性:I²C，LIN，SPI，UART/USART，USI 外围设备:欠压检测/复位，POR，PWM，温度传感器，WDT 输入/输出数:16 程序存储器容量:8KB（4K x 16） 程序存储器类型:闪存 EEPROM 大小:512 x 8 RAM 容量:512 x 8 电压 - 电源 (Vcc/Vdd):2.7 V ~ 5.5 V 数据转换器:A/D 11x10b 振荡器型:内部 工作温度:-40°C ~ 125°C 封装/外壳:20-SOIC（0.295"，7.50mm 宽） 包装:带卷 (TR) |
| TS80C51RA2-LCEB | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:High Performance 8-bit Microcontrollers |
| TS80C51RA2-LCED | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:High Performance 8-bit Microcontrollers |
| TS80C51RA2-LCER | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:High Performance 8-bit Microcontrollers |
发布紧急采购，3分钟左右您将得到回复。