- 您现在的位置：买卖IC网 > PDF目录9007 > W320-04HT (Silicon Laboratories Inc)IC CLK/DRVR CPUOUT 200MHZ 56SSOP PDF资料下载
参数资料
| 型号： | W320-04HT |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 4/16页 |
| 文件大小： | 0K |
| 描述： | IC CLK/DRVR CPUOUT 200MHZ 56SSOP |
| 标准包装： | 1,000 |
| 类型： | * |
| PLL： | 是 |
| 输入： | 晶体 |
| 输出： | 时钟 |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:22 |
| 差分 - 输入:输出： | 无/是 |
| 频率 - 最大： | 200MHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | * |
| 封装/外壳： | * |
| 供应商设备封装： | * |
| 包装： | * |
W320-04
.....................Document #: 38-07010 Rev. *C Page 12 of 16
PWRGD# Timing Diagrams
PWRDWN# Deassertion
10-30
s min.
100-200
s max.
< 3 ms
66BUFF1/GMCH
66BUFF0,2
PCI
PWR_DWN#
CPU
CPU#
3V66
66IN
USB
REF
PCI_F (APIC)
Note: PCI_STOP# asserted LOW
GND VRM 5/12V
PWRGD#
VID [3:0]
BSEL [1:0]
PWRGD# FROM
VRM
PWRGD# FROM
NPN
Possible glitch while Clock VCC is coming
up. Will be gone in 0.2–0.3 mS delay.
VCC CPU CORE
PWRGD#
VCC W320 CLOCK
0.2 -- 0.3 ms
delay
Wait for
PWRGD#
Sample
BSELS
CLOCK STATE
State 0
State 1
State 2
State 3
ON
OFF
CLOCK VCO
CLOCK OUTPUTS
Figure 2. CPU Power Before Clock Power
ON
GEN
相关PDF资料 |
PDF描述 |
|---|---|
| ICS87951AYI-147LFT | IC BUFFER ZD 1-9 LOW SKEW 32LQFP |
| ICS271PGILFT | VCXO CLK TRPL PLL PROGR 20-TSSOP |
| SL28PCIE30ALIT | IC CLOCK PCIE GEN2 DIFF 32QFN |
| VE-B0T-MY-F2 | CONVERTER MOD DC/DC 6.5V 50W |
| ICS291PGLF | IC CLK SYNTH TRPL PLL 20-TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| W320-04X | 制造商:Rochester Electronics LLC 功能描述:TIMING DEVICE - Bulk |
| W320-04XT | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:200-MHz Spread Spectrum Clock Synthesizer/Driver with Differential CPU Outputs |
| W3200X12X6 | 制造商:n/a 功能描述:Ships in 2 days |
| W3200X12X8 | 制造商:n/a 功能描述:Ships in 2 days |
| W3200X6 | 制造商:n/a 功能描述:Ships in 2 days |
发布紧急采购，3分钟左右您将得到回复。