- 您现在的位置：买卖IC网 > PDF目录68561 > WBLXT9785HCC2VSE000 (CORTINA SYSTEMS INC) DATACOM, INTERFACE CIRCUIT, PQFP208 PDF资料下载
参数资料
| 型号： | WBLXT9785HCC2VSE000 |
| 厂商： | CORTINA SYSTEMS INC |
| 元件分类： | 网络接口 |
| 英文描述： | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| 封装： | ROHS COMPLIANT, PLASTIC, QFP-208 |
| 文件页数： | 53/221页 |
| 文件大小： | 3113K |
| 代理商： | WBLXT9785HCC2VSE000 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页
Page 146
Cortina Systems LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
LXT9785/LXT9785E
Datasheet
249241, Revision 11.0
16 April 2007
4.10 10 Mbps Operation
When Register bit 16.2 = 0, the LXT9785/LXT9785E does not transmit far end fault
code. It continues to transmit idle code and may or may not drop link depending on
the setting for Register bit 16.14.
The occurrence of a Far End Fault causes all transmission of data from the Reconciliation
Sublayer to stop and the Far End fault code to begin. The Far End Fault code consists of
84 ones’s followed by a single “0” and is repeated until the Far End Fault condition is
removed.
4.10
10 Mbps Operation
The LXT9785/LXT9785E operates as a standard 10BASE-T transceiver and supports all
the standard 10 Mbps functions. During 10BASE-T (10T) operation, the LXT9785/
LXT9785E transmits and receives Manchester-encoded data across the network link.
When the MAC is not actively transmitting data, the device sends out link pulses on the
line.
In 10T mode, the polynomial scrambler/descrambler is inactive. Manchester-encoded
signals received from the network are decoded by the LXT9785/LXT9785E and sent
across the MII to the MAC.
Note:
The LXT9785/LXT9785E does not support fiber connections at 10 Mbps.
4.10.1
Preamble Handling
The LXT9785/LXT9785E offers two options for preamble handling, which are selected by
Register bit 16.5. In 10BASE-T mode, when Register bit 16.5 = 0, the device strips the
preamble off the received packets. In RMII and the SMII modes, the CRS signal is
asserted based upon receive activity. In the SMII modes, Out-of-Band (OOB) signaling is
present until the SFD is output. The DV signal is initially asserted in the frame that the
SFD is output. In RMII mode, zeros are output after receive activity is detected until the
SFD is output. The packet is output following the SFD.
When Register bit 16.5 = 1 in 10BASE-T mode, the LXT9785/LXT9785E passes the
preamble through the RMII and the SMII interfaces. In RMII and the SMII modes, the CRS
signal is asserted based upon receive activity. In the SMII modes, OOB signaling is
continued until preamble is available from the receive FIFO. After the preamble, the SFD
is output with the initial assertion of the DV signal. The RMII interface outputs zeros after
receive activity is detected until preamble is available from the FIFO. The number of zero
nibbles output before preamble is based upon the FIFO initial fill settings (Register bits
18.15:14). The preamble is followed by the SFD and the packet body. Register bit 16.5
has no effect in 100 Mbps operation.
4.10.2
Dribble Bits
The LXT9785/LXT9785E device handles dribble bits in all modes. If one through four
dribble bits are received, the nibble is passed across the RMII. If five through seven
dribble bits are received, the second nibble is not sent onto the RMII bus.
4.10.3
Link Test
The LXT9785/LXT9785E always transmits link pulses in 10T mode. When enabled, the
link test function monitors the connection for link pulses. Once link pulses are detected,
data transmission is enabled and remains enabled as long as either the link pulses or data
transmission continue. If link pulses stop, the data transmission is disabled.
相关PDF资料 |
PDF描述 |
|---|---|
| WBLXT9785HCC2VSE001 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HCD0SE000 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HCD0SE001 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HEC2VSE000 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HEC2VSE001 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| WBLXT9785HE.D0-865114 | 制造商:Cortina Systems Inc 功能描述:PHY 8-CH 10Mbps/100Mbps 208-Pin PQFP |
| WBM-DATA | 制造商:Thomas & Betts 功能描述: |
| WBM-DISHWASH | 制造商:Thomas & Betts 功能描述: |
| WBM-DISPOSAL | 制造商:Thomas & Betts 功能描述: |
| WBM-DUPLEX | 制造商:Thomas & Betts 功能描述: |
发布紧急采购，3分钟左右您将得到回复。