参数资料
| 型号： | XC2S50-6FG256C |
| 厂商： | Xilinx Inc |
| 文件页数： | 62/99页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 2.5V C-TEMP 256-FBGA |
| 标准包装： | 90 |
| 系列： | Spartan®-II |
| LAB/CLB数： | 384 |
| 逻辑元件/单元数： | 1728 |
| RAM 位总计： | 32768 |
| 输入/输出数： | 176 |
| 门数： | 50000 |
| 电源电压： | 2.375 V ~ 2.625 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 256-BGA |
| 供应商设备封装： | 256-FBGA（17x17） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页当前第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页
Spartan-II FPGA Family: DC and Switching Characteristics
DS001-3 (v2.8) June 13, 2008
Module 3 of 4
Product Specification
65
R
CLB Arithmetic Switching Characteristics
Setup times not listed explicitly can be approximated by decreasing the combinatorial delays by the setup time adjustment
listed. Precise values are provided by the timing analyzer.
Symbol
Description
Speed Grade
Units
-6
-5
Min
Max
Min
Max
Combinatorial Delays
TOPX
F operand inputs to X via XOR
-
0.8
-
0.9
ns
TOPXB
F operand input to XB output
-
1.3
-
1.5
ns
TOPY
F operand input to Y via XOR
-
1.7
-
2.0
ns
TOPYB
F operand input to YB output
-
1.7
-
2.0
ns
TOPCYF
F operand input to COUT output
-
1.3
-
1.5
ns
TOPGY
G operand inputs to Y via XOR
-
0.9
-
1.1
ns
TOPGYB
G operand input to YB output
-
1.6
-
2.0
ns
TOPCYG
G operand input to COUT output
-
1.2
-
1.4
ns
TBXCY
BX initialization input to COUT
-
0.9
-
1.0
ns
TCINX
CIN input to X output via XOR
-
0.4
-
0.5
ns
TCINXB
CIN input to XB
-
0.1
-
0.1
ns
TCINY
CIN input to Y via XOR
-
0.5
-
0.6
ns
TCINYB
CIN input to YB
-
0.6
-
0.7
ns
TBYP
CIN input to COUT output
-
0.1
-
0.1
ns
Multiplier Operation
TFANDXB
F1/2 operand inputs to XB output via AND
-
0.5
-
0.5
ns
TFANDYB
F1/2 operand inputs to YB output via AND
-
0.9
-
1.1
ns
TFANDCY
F1/2 operand inputs to COUT output via AND
-
0.5
-
0.6
ns
TGANDYB
G1/2 operand inputs to YB output via AND
-
0.6
-
0.7
ns
TGANDCY
G1/2 operand inputs to COUT output via AND
-
0.2
-
0.2
ns
Setup/Hold Times with Respect to Clock CLK(1)
TCCKX / TCKCX
CIN input to FFX
1.1 / 0
-
1.2 / 0
-
ns
TCCKY / TCKCY
CIN input to FFY
1.2 / 0
-
1.3 / 0
-
ns
Notes:
1.
A zero hold time listing indicates no hold time or a negative hold time.
相关PDF资料 |
PDF描述 |
|---|---|
| XC2S50-5FG256I | IC FPGA 2.5V I-TEMP 256-FBGA |
| 34VL02/MS | IC EEPROM 2KBIT 400KHZ 8MSOP |
| XC6SLX9-L1CPG196C | IC FPAG SPARTAN 6 9K 196CPGBGA |
| XC6SLX9-2CPG196I | IC FPAG SPARTAN 6 9K 196CPGBGA |
| 24FC64T-I/SN | IC EEPROM 64KBIT 1MHZ 8SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC2S50-6FG256I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-II FPGA Family |
| XC2S50-6FG456C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-II 2.5V FPGA Family:Introduction and Ordering Information |
| XC2S50-6FG456I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-II FPGA Family |
| XC2S50-6FGG256C | 制造商:Xilinx 功能描述:FPGA SPARTAN-II 50K GATES 1728 CELLS 263MHZ 2.5V 256FBGA - Trays 制造商:Xilinx 功能描述:IC SYSTEM GATE 制造商:Xilinx 功能描述:XC2S50-6FG256C |
| XC2S50-6FGG256I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-II FPGA Family |
发布紧急采购，3分钟左右您将得到回复。