参数资料
| 型号： | XC3S400-4FG320I |
| 厂商： | Xilinx Inc |
| 文件页数： | 30/272页 |
| 文件大小： | 0K |
| 描述： | IC SPARTAN-3 FPGA 400K 320-FBGA |
| 标准包装： | 84 |
| 系列： | Spartan®-3 |
| LAB/CLB数： | 896 |
| 逻辑元件/单元数： | 8064 |
| RAM 位总计： | 294912 |
| 输入/输出数： | 221 |
| 门数： | 400000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 320-BGA |
| 供应商设备封装： | 320-FBGA（19x19） |
| 其它名称： | Q3365683 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页当前第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页
Spartan-3 FPGA Family: Pinout Descriptions
DS099 (v3.1) June 27, 2013
Product Specification
125
Bitstream Options
Table 80 lists the various bitstream options that affect pins on a Spartan-3 FPGA. The table shows the names of the affected
pins, describes the function of the bitstream option, the name of the bitstream generator option variable, and the legal values
for each variable. The default option setting for each variable is indicated with bold, underlined text.
VCCO: I/O bank output voltage supply pins
VCCO_4
(for DUAL pins)
Same voltage as
external interface
Same voltage as
external interface
Same voltage as
external interface
Same voltage as
external interface
VCCO_4
N/A
VCCO_5
(for DUAL pins)
VCCO_5
Same voltage as
external interface
Same voltage as
external interface
VCCO_5
N/A
VCCO_#
N/A
VCCAUX: Auxiliary voltage supply pins
VCCAUX
+2.5V
N/A
VCCINT: Internal core voltage supply pins
VCCINT
+1.2V
N/A
GND: Ground supply pins
GND
N/A
Notes:
1.
#= I/O bank number, an integer from 0 to 7.
2.
(I) = input, (O) = output, (OD) = open-drain output, (I/O) = bidirectional, (I/OD) = bidirectional with open-drain output. Open-drain output
requires pull-up to create logic High level.
3.
Shaded cell indicates that the pin is high-impedance during configuration. To enable a soft pull-up resistor during configuration, drive or
tie HSWAP_EN Low.
Table 80: Bitstream Options Affecting Spartan-3 Device Pins
Affected Pin Name(s)
Bitstream Generation Function
Option
Variable
Name
Values
(Default)
All unused I/O pins of
type I/O, DUAL, GCLK,
DCI, VREF
For all I/O pins that are unused in the application after configuration, this
option defines whether the I/Os are individually tied to VCCO via a pull-up
resistor, tied ground via a pull-down resistor, or left floating. If left floating,
the unused pins should be connected to a defined logic level, either from
a source internal to the FPGA or external.
UnusedPin
Pulldown
Pullup
Pullnone
IO_Lxxy_#/DIN,
IO_Lxxy_#/DOUT,
IO_Lxxy_#/INIT_B
Serial configuration mode: If set to Yes, then these pins retain their
functionality after configuration completes, allowing for device
(re-)configuration. Readback is not supported in with serial mode.
Persist
No
Yes
IO_Lxxy_#/D0,
IO_Lxxy_#/D1,
IO_Lxxy_#/D2,
IO_Lxxy_#/D3,
IO_Lxxy_#/D4,
IO_Lxxy_#/D5,
IO_Lxxy_#/D6,
IO_Lxxy_#/D7,
IO_Lxxy_#/CS_B,
IO_Lxxy_#/RDWR_B,
IO_Lxxy_#/BUSY,
IO_Lxxy_#/INIT_B
Parallel configuration mode (also called SelectMAP): If set to Yes, then
these pins retain their SelectMAP functionality after configuration
completes, allowing for device readback and for partial or complete
(re-)configuration.
Persist
No
Yes
Table 79: Pin Behavior After Power-Up, During Configuration (Cont’d)
Pin Name
Configuration Mode Settings <M2:M1:M0>
Bitstream
Configuration
Option
Serial Modes
SelectMap Parallel Modes
JTAG Mode
<1:0:1>
Master <0:0:0>
Slave <1:1:1>
Master <0:1:1>
Slave <1:1:0>
相关PDF资料 |
PDF描述 |
|---|---|
| ASM12DREI | CONN EDGECARD 24POS .156 EYELET |
| ASC10DTEN | CONN EDGECARD 20POS .100 EYELET |
| XA3S500E-4FT256Q | IC FPGA SPARTAN-3E 256FPBGA |
| ASC10DTEH | CONN EDGECARD 20POS .100 EYELET |
| AMM30DRSI-S288 | CONN EDGECARD 60POS .156 EXTEND |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S400-4FG456C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3 400K GATES 8064 CELLS 630MHZ 1.2V 456FBGA - Trays |
| XC3S400-4FG456I | 制造商:Xilinx 功能描述:FPGA SPARTAN-3 400K GATES 8064 CELLS 630MHZ 1.2V 456FBGA - Trays |
| XC3S400-4FG676C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA |
| XC3S400-4FG676I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet |
| XC3S400-4FG900C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet |
发布紧急采购，3分钟左右您将得到回复。