参数资料
| 型号： | XC3S4000-4FGG900I |
| 厂商： | Xilinx Inc |
| 文件页数： | 101/272页 |
| 文件大小： | 0K |
| 描述： | SPARTAN-3A FPGA 4M STD 900-FBGA |
| 产品培训模块： | Extended Spartan 3A FPGA Family |
| 标准包装： | 27 |
| 系列： | Spartan®-3 |
| LAB/CLB数： | 6912 |
| 逻辑元件/单元数： | 62208 |
| RAM 位总计： | 1769472 |
| 输入/输出数： | 633 |
| 门数： | 4000000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 900-BBGA |
| 供应商设备封装： | 900-FBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页当前第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页
Spartan-3 FPGA Family: Functional Description
DS099 (v3.1) June 27, 2013
Product Specification
19
The DCI feature operates independently for each of the device’s eight banks. Each bank has an ‘N’ reference pin (VRN) and
a ‘P’ reference pin, (VRP), to calibrate driver and termination resistance. Only when using a DCI standard on a given bank
do these two pins function as VRN and VRP. When not using a DCI standard, the two pins function as user I/Os. As shown
in Figure 9, add an external reference resistor to pull the VRN pin up to VCCO and another reference resistor to pull the VRP
pin down to GND. Also see Figure 42, page 116. Both resistors have the same value—commonly 50
Ω—with one-percent
tolerance, which is either the characteristic impedance of the line or twice that, depending on the DCI standard in use.
Standards having a symbol name that contains the letters “DV2” use a reference resistor value that is twice the line
impedance. DCI adjusts the output driver impedance to match the reference resistors’ value or half that, according to the
standard. DCI always adjusts the on-chip termination resistors to directly match the reference resistors’ value.
The rules guiding the use of DCI standards on banks are as follows:
No more than one DCI I/O standard with a Single Termination is allowed per bank.
No more than one DCI I/O standard with a Split Termination is allowed per bank.
Single Termination, Split Termination, Controlled- Impedance Driver, and Controlled-Impedance Driver with Half
Impedance can co-exist in the same bank.
See also The Organization of IOBs into Banks, immediately below, and DCI: User I/O or Digitally Controlled Impedance
The Organization of IOBs into Banks
IOBs are allocated among eight banks, so that each side of the device has two banks, as shown in Figure 10. For all
packages, each bank has independent VREF lines. For example, VREF Bank 3 lines are separate from the VREF lines going
to all other banks.
For the Very Thin Quad Flat Pack (VQ), Plastic Quad Flat Pack (PQ), Fine Pitch Thin Ball Grid Array (FT), and Fine Pitch Ball
Grid Array (FG) packages, each bank has dedicated VCCO lines. For example, the VCCO Bank 7 lines are separate from the
VCCO lines going to all other banks. Thus, Spartan-3 devices in these packages support eight independent VCCO supplies.
X-Ref Target - Figure 9
Figure 9: Connection of Reference Resistors (RREF)
X-Ref Target - Figure 10
Figure 10: Spartan-3 FPGA I/O Banks (Top View)
DS099-2_04_082104
VCCO
VRN
VRP
One of eight
I/O Banks
RREF (1%)
DS099-2_03_082104
Bank 0
Bank 1
Bank 5
Bank 4
Bank
7
Bank
6
Bank
2
Bank
3
相关PDF资料 |
PDF描述 |
|---|---|
| SST25VF010A-33-4I-ZAE | IC FLASH SER 1MB 33MHZ SPI 8CSP |
| 2-829261-2 | CONN D-SUB HD FEMALE SCREW LOCK |
| RCB110DHAN | CONN EDGECARD 220PS R/A .050 DIP |
| 24LC128T-E/MS | IC EEPROM 128KBIT 400KHZ 8MSOP |
| 24LC128-E/MS | IC EEPROM 128KBIT 400KHZ 8MSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S4000-4FT256C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA |
| XC3S4000-4FT256I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA |
| XC3S4000-4PQ208C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA |
| XC3S4000-4PQ208I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA |
| XC3S4000-4PQG208C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet |
发布紧急采购，3分钟左右您将得到回复。