参数资料
| 型号： | XC5VLX85T-3FF1136C |
| 厂商： | Xilinx Inc |
| 文件页数： | 8/91页 |
| 文件大小： | 0K |
| 描述： | IC FPGA VIRTEX-5 85K 1136FBGA |
| 产品变化通告： | Step Intro and Pkg Change 11/March/2008 |
| 标准包装： | 1 |
| 系列： | Virtex®-5 LXT |
| LAB/CLB数： | 6480 |
| 逻辑元件/单元数： | 82944 |
| RAM 位总计： | 3981312 |
| 输入/输出数： | 480 |
| 电源电压： | 0.95 V ~ 1.05 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 1136-BBGA，FCBGA |
| 供应商设备封装： | 1136-FCBGA |
| 配用： | 568-5088-ND - BOARD DEMO DAC1408D750 122-1586-ND - BOARD EVAL FOR VIRTEX-5 ML555 HW-AFX-FF1136-500-G-ND - BOARD DEV VIRTEX 5 FF1136 |
第1页第2页第3页第4页第5页第6页第7页当前第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
16
GTP_DUAL Tile Switching Characteristics
Consult UG196:Virtex-5 FPGA RocketIO GTP Transceiver User Guide for further information.
Table 30: GTP_DUAL Tile Performance
Symbol
Description
Speed Grade
Units
-3
-2
-1
FGTPMAX
Maximum GTP transceiver data rate
3.75
3.2
Gb/s
FGPLLMAX
Maximum PLL frequency
2.0
GHz
FGPLLMIN
Minimum PLL frequency
1.0
GHz
Table 31: Dynamic Reconfiguration Port (DRP) in the GTP_DUAL Tile Switching Characteristics
Symbol
Description
Speed Grade
Units
-3
-2
-1
FGTPDRPCLK
GTP DCLK (DRP clock) maximum frequency
200
175
150
MHz
Table 32: GTP_DUAL Tile Reference Clock Switching Characteristics
Symbol
Description
Conditions
All Speed Grades
Units
Min
Typ
Max
FGCLK
Reference clock frequency range(1)
CLK
60
350
MHz
TRCLK
Reference clock rise time
20% – 80%
200
400
ps
TFCLK
Reference clock fall time
80% – 20%
200
400
ps
TDCREF
Reference clock duty cycle(2)
CLK
40
50
60
%
TGJTT
Reference clock total jitter, peak-peak(3)
CLK
40
ps
TLOCK
Clock recovery frequency acquisition
time
Initial PLL lock
1
ms
TPHASE
Clock recovery phase acquisition time
Lock to data after PLL has
locked to the reference clock
200
s
Notes:
1.
The clock from the GTP_DUAL differential clock pin pair can be used for all serial bit rates. GREFCLK can be used for serial bit rates up to
1Gb/s.
2.
For reference clock rates above 325 MHz, a duty cycle of 45% to 55% must be maintained.
3.
Measured at the package pin. GTP_DUAL jitter characteristics measured using a clock with specification TGJTT.
X-Ref Target - Figure 5
Figure 5: Reference Clock Timing Parameters
ds202_05_100506
80%
20%
TFCLK
TRCLK
相关PDF资料 |
PDF描述 |
|---|---|
| XC5VLX85T-2FFG1136I | IC FPGA VIRTEX-5 85K 1136FBGA |
| XC5VLX85T-2FF1136I | IC FPGA VIRTEX-5 85K 1136FBGA |
| XC2V3000-5BG728I | IC FPGA VIRTEX-II 728PBGA |
| XC6VLX130T-3FFG784C | IC FPGA VIRTEX 6 128K 484FFGBGA |
| ASC49DRYH-S13 | CONN EDGECARD 98POS .100 EXTEND |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC5VLX85T-3FFG1136C | 功能描述:IC FPGA VIRTEX-5 85K 1136FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-5 LXT 产品变化通告:Step Intro and Pkg Change 11/March/2008 标准包装:1 系列:Virtex®-5 SXT LAB/CLB数:4080 逻辑元件/单元数:52224 RAM 位总计:4866048 输入/输出数:480 门数:- 电源电压:0.95 V ~ 1.05 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:1136-BBGA，FCBGA 供应商设备封装:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
| XC5VLX85T-X1FF1136C | 制造商:Xilinx 功能描述: |
| XC5VLX85T-X1FFG1136C | 制造商:Xilinx 功能描述: |
| XC5VLX85-X1FF1153C | 制造商:Xilinx 功能描述: |
| XC5VLX85-X1FF676C | 制造商:Xilinx 功能描述: |
发布紧急采购，3分钟左右您将得到回复。