参数资料
型号: XCV50E-7PQ240I
厂商: Xilinx Inc
文件页数: 224/233页
文件大小: 0K
描述: IC FPGA 1.8V I-TEMP 240-PQFP
产品变化通告: FPGA Family Discontinuation 18/Apr/2011
标准包装: 24
系列: Virtex®-E
LAB/CLB数: 384
逻辑元件/单元数: 1728
RAM 位总计: 65536
输入/输出数: 158
门数: 71693
电源电压: 1.71 V ~ 1.89 V
安装类型: 表面贴装
工作温度: -40°C ~ 100°C
封装/外壳: 240-BFQFP
供应商设备封装: 240-PQFP(32x32)
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页当前第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页
Virtex-E 1.8 V Field Programmable Gate Arrays
R
Module 4 of 4
DS022-4 (v3.0) March 21, 2014
4
Production Product Specification
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
CS144 Chip-Scale Package
XCV50E, XCV100E, XCV200E, XCV300E and XCV400E
devices in CS144 Chip-scale packages have footprint com-
patibility. In the CS144 package, bank pairs that share a
side are internally interconnected, permitting four choices
for VCCO. See Table 3.
Pins labeled I0_VREF can be used as either in all parts
unless device-dependent, as indicated in the footnotes. If
the pin is not used as VREF, it can be used as general I/O.
Immediately following Table 4, see Table 5 is Differential
Pair information.
Table 3: I/O Bank Pairs and Shared Vcco Pins
Paired Banks
Shared VCCO Pins
Banks 0 & 1
A2, A13, D7
Banks 2 & 3
B12, G11, M13
Banks 4 & 5
N1, N7, N13
Banks 6 & 7
B2, G2, M2
Table 4: CS144 — XCV50E, XCV100E, XCV200E
Bank
Pin Description
Pin #
0GCK3
A6
0IO
B3
0
IO_VREF_L0N_YY
B42
0
IO_L0P_YY
A4
0
IO_L1N_YY
B5
0
IO_L1P_YY
A5
0
IO_LVDS_DLL_L2N
C6
0
IO_VREF
A31
0IO_VREF
C4
0IO_VREF
D6
1GCK2
A7
1IO
A8
1
IO_LVDS_DLL_L2P
B7
1
IO_L3N_YY
C8
1
IO_L3P_YY
D8
1
IO_L4N_YY
C9
1
IO_VREF_L4P_YY
D92
1
IO_WRITE_L5N_YY
C10
1
IO_CS_L5P_YY
D10
1
IO_VREF
A10
1
IO_VREF
B8
1
IO_VREF
B101
2IO
D12
2IO
F12
2
IO_DOUT_BUSY_L6P_YY
C11
2
IO_DIN_D0_L6N_YY
C12
2
IO_D1_L7N
E10
2
IO_VREF_L7P
D132
2IO_L8N_YY
E13
2
IO_D2_L8P_YY
E12
2
IO_D3_L9N
F11
2
IO_VREF_L9P
F10
2
IO_L10P
F13
2
IO_VREF
C131
2
IO_VREF
D11
3IO
H13
3IO
K13
3
IO_L10N
G13
3
IO_VREF_L11N
H11
3
IO_D4_L11P
H12
3
IO_D5_L12N_YY
J13
3
IO_L12P_YY
H10
3
IO_VREF_L13N
J102
3
IO_D6_L13P
J11
3
IO_INIT_L14N_YY
L13
3
IO_D7_L14P_YY
K10
3
IO_VREF
K111
3
IO_VREF
K12
4GCK0
K7
4IO
M8
4IO
M10
Table 4: CS144 — XCV50E, XCV100E, XCV200E
Bank
Pin Description
Pin #
相关PDF资料
PDF描述
ASM43DRMN CONN EDGECARD 86POS .156 WW
AGM43DRMN CONN EDGECARD 86POS .156 WW
AYM43DRMH CONN EDGECARD 86POS .156 WW
ASM43DRMH CONN EDGECARD 86POS .156 WW
AGM43DRMH CONN EDGECARD 86POS .156 WW
相关代理商/技术参数
参数描述
XCV50E-7PQG240C 制造商:Xilinx 功能描述:IC SYSTEM GATE 制造商:Xilinx 功能描述:FPGA VIRTEX-E 20.736K GATES 1728 CELLS 400MHZ 0.18UM 1.8V 24 - Trays
XCV50E-8BG240C 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays
XCV50E-8BG240I 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays
XCV50E-8CS144C 功能描述:IC FPGA 1.8V C-TEMP 144-CSBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA(现场可编程门阵列) 系列:Virtex®-E 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA(27x27)
XCV50E-8CS144I 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-E 1.8 V Field Programmable Gate Arrays