- 您现在的位置：买卖IC网 > PDF目录116757 > 554EC000173BGR (SILICON LABORATORIES) VCXO, CLOCK, 649.97033 MHz, LVPECL OUTPUT PDF资料下载
参数资料
| 型号： | 554EC000173BGR |
| 厂商： | SILICON LABORATORIES |
| 元件分类： | VCXO, clock |
| 英文描述： | VCXO, CLOCK, 649.97033 MHz, LVPECL OUTPUT |
| 封装： | ROHS COMPLIANT, SMD, 8 PIN |
| 文件页数： | 50/115页 |
| 文件大小： | 3254K |
| 代理商： | 554EC000173BGR |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页当前第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页
Si554
4
Rev. 0.5
Table 5. CLK± Output Phase Jitter
Parameter
Symbol
Test Condition
Min
Typ
Max
Units
Phase Jitter (RMS)1,2,3
for FOUT > 500 MHz
φ
J
Kv = 45 ppm/V
12 kHz to 20 MHz (OC-48)
50 kHz to 80 MHz (OC-192)
—
0.35
0.38
—
ps
Kv = 90 ppm/V
12 kHz to 20 MHz (OC-48)
50 kHz to 80 MHz (OC-192)
—
0.43
0.41
—
Kv = 135 ppm/V
12 kHz to 20 MHz (OC-48)
50 kHz to 80 MHz (OC-192)
—
0.52
0.46
—
Kv = 180 ppm/V
12 kHz to 20 MHz (OC-48)
50 kHz to 80 MHz (OC-192)
—
0.64
0.52
—
Phase Jitter (RMS)1,2,3
for FOUT of 125 to 500 MHz
φ
J
Kv = 45 ppm/V
12 kHz to 20 MHz (OC-48)
50 kHz to 80 MHz (OC-192)
—
0.42
0.58
—
ps
Kv = 90 ppm/V
12 kHz to 20 MHz (OC-48)
50 kHz to 80 MHz (OC-192)
—
0.48
0.60
—
Kv = 135 ppm/V
12 kHz to 20 MHz (OC-48)
50 kHz to 80 MHz (OC-192)
—
0.57
0.64
—
Kv = 180 ppm/V
12 kHz to 20 MHz (OC-48)
50 kHz to 80 MHz (OC-192)
—
0.67
0.68
—
Notes:
1. Differential Modes: LVPECL/LVDS/CML. Refer to AN255, AN256, and AN266 for further information.
2. For best jitter and phase noise performance, always choose the smallest KV that meets the application’s minimum APR
requirements. See “AN266: VCXO Tuning Slope (KV), Stability, and Absolute Pull Range (APR)” for more information.
3. See “AN255: Replacing 622 MHz VCSO devices with the Si550 VCXO” for comparison highlighting power supply
rejection (PSR) advantage of Si55x versus SAW-based solutions.
Table 6. CLK± Output Period Jitter
Parameter
Symbol
Test Condition
Min
Typ
Max
Units
Period Jitter*
for FOUT < 160 MHz
JPER
RMS
—
2
—
ps
Peak-to-Peak
—
14
—
*Note: Any output mode, including CMOS, LVPECL, LVDS, CML. N = 1000 cycles. Refer to AN279 for further information.
相关PDF资料 |
PDF描述 |
|---|---|
| 554MC000223BG | VCXO, CLOCK, 166.62857 MHz, LVPECL OUTPUT |
| 550AA27M0000BG | VCXO, CLOCK, 27 MHz, LVPECL OUTPUT |
| 550AA669M326BG | VCXO, CLOCK, 669.326 MHz, LVPECL OUTPUT |
| 550AF1400M00BG | VCXO, CLOCK, 1400 MHz, LVPECL OUTPUT |
| 550BD148M500BG | VCXO, CLOCK, 148.5 MHz, LVDS OUTPUT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 554ECXXXXXXBG | 制造商:SILABS 制造商全称:SILABS 功能描述:SiPHY OC-192/STM-64 TRANSMITTER |
| 554ECXXXXXXBGR | 制造商:SILABS 制造商全称:SILABS 功能描述:SiPHY OC-192/STM-64 TRANSMITTER |
| 554EDXXXXXXBG | 制造商:SILABS 制造商全称:SILABS 功能描述:SiPHY OC-192/STM-64 TRANSMITTER |
| 554EDXXXXXXBGR | 制造商:SILABS 制造商全称:SILABS 功能描述:SiPHY OC-192/STM-64 TRANSMITTER |
| 554EEXXXXXXBG | 制造商:SILABS 制造商全称:SILABS 功能描述:SiPHY OC-192/STM-64 TRANSMITTER |
发布紧急采购，3分钟左右您将得到回复。