收藏本站
参数资料
型号： A1440A-VQ100I
厂商： Microsemi SoC
文件页数： 44/90页
文件大小： 0K
描述： IC FPGA 4K GATES 100-VQFP
产品变化通告： A1440A Family Discontinuation 24/Jan/2012
标准包装： 90
系列： ACT™ 3
LAB/CLB数： 564
输入/输出数： 83
门数： 4000
电源电压： 4.5 V ~ 5.5 V
安装类型： 表面贴装
工作温度： -40°C ~ 85°C
封装/外壳： 100-TQFP
供应商设备封装： 100-VQFP（14x14）
Accelerator Series FPGAs – ACT 3 Family
R e visio n 3
2 - 41
A14100A, A14V100A Timing Characteristics (continued)
Table 2-37 A14100A, A14V100A Worst-Case Commercial Conditions, VCC = 4.75 V, TJ = 70°C
Dedicated (hardwired) I/O Clock Network
–3 Speed1 –2 Speed1 –1 Speed Std. Speed 3.3 V Speed1 Units
Parameter/Description
Min. Max. Min. Max. Min. Max. Min. Max. Min.
Max.
tIOCKH
Input Low to High (pad to I/O module
input)
2.3
2.6
3.0
3.5
4.5
ns
tIOPWH
Minimum Pulse Width High
2.4
3.3
3.8
4.8
6.5
ns
tIPOWL
Minimum Pulse Width Low
2.4
3.3
3.8
4.8
6.5
ns
tIOSAPW Minimum Asynchronous Pulse Width
2.4
3.3
3.8
4.8
6.5
ns
tIOCKSW Maximum Skew
0.6
0.7
0.8
0.6
ns
tIOP
Minimum Period
5.0
6.8
8.0
10.0
13.4
ns
fIOMAX
Maximum Frequency
200
150
125
100
75
MHz
Dedicated (hardwired) Array Clock
tHCKH
Input Low to High (pad to S-module
input)
3.7
4.1
4.7
5.5
7.0
ns
tHCKL
Input High to Low (pad to S-module
input)
3.7
4.1
4.7
5.5
7.0
ns
tHPWH
Minimum Pulse Width High
2.4
3.3
3.8
4.8
6.5
ns
tHPWL
Minimum Pulse Width Low
2.4
3.3
3.8
4.8
6.5
ns
tHCKSW
Delta High to Low, Low Slew
0.6
0.7
0.8
0.6
ns
tHP
Minimum Period
5.0
6.8
8.0
10.0
13.4
ns
fHMAX
Maximum Frequency
200
150
125
100
75
MHz
Routed Array Clock Networks
tRCKH
Input Low to High (FO = 64)
6.0
6.8
7.7
9.0
11.8
ns
tRCKL
Input High to Low (FO = 64)
6.0
6.8
7.7
9.0
11.8
ns
tRPWH
Min. Pulse Width High (FO = 64)
4.1
4.5
5.4
6.1
8.2
ns
tRPWL
Min. Pulse Width Low (FO = 64)
4.1
4.5
5.4
6.1
8.2
ns
tRCKSW
Maximum Skew (FO = 128)
1.2
1.4
1.6
1.8
ns
tRP
Minimum Period (FO = 64)
8.3
9.3
11.1
12.5
16.7
ns
fRMAX
Maximum Frequency (FO = 64)
120
105
90
80
60
MHz
Clock-to-Clock Skews
tIOHCKSW I/O Clock to H-Clock Skew
0.0
2.6
0.0
2.7
0.0
2.9
0.0
3.0
0.0
3.0
ns
tIORCKSW I/O Clock to R-Clock Skew (FO = 64)
(FO = 350)
0.0
1.7
5.0
0.0
1.7
5.0
0.0
1.7
5.0
0.0
1.7
5.0
0.0
5.0
ns
tHRCKSW H-Clock to R-Clock Skew (FO = 64)
(FO = 350)
0.0
1.3
3.0
0.0
1.0
3.0
0.0
1.0
3.0
0.0
1.0
3.0
0.0
1.0
3.0
ns
Notes: *
1. The –2 and –3 speed grades have been discontinued. Refer to PDN 0104, PDN 0203, PDN 0604, and PDN 1004 at
http://www.microsemi.com/soc/support/notifications/default.aspx#pdn.
2. Delays based on 35 pF loading.
相关PDF资料
PDF描述
A1440A-VQ100C IC FPGA 4K GATES 100-VQFP
A1425A-VQG100I IC FPGA 2500 GATES 100-VQFP
A1425A-VQ100C IC FPGA 2500 GATES 100-VQFP
IDT71V416S12BEG8 IC SRAM 4MBIT 12NS 48FBGA
HMC65DRTS-S734 CONN EDGECARD 130PS DIP .100 SLD
相关代理商/技术参数
参数描述
A1440A-VQG100C 功能描述:IC FPGA 4K GATES 100-VQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ACT™ 3 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55）
A1440A-VQG100I 功能描述:IC FPGA 4K GATES 100-VQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ACT™ 3 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55）
A1441 制造商:ALLEGRO 制造商全称:Allegro MicroSystems 功能描述:Low-Voltage Full-Bridge Brushless DC Motor Driver with Hall Element Commutation
A1441_06 制造商:ALLEGRO 制造商全称:Allegro MicroSystems 功能描述:Low-Voltage Full-Bridge Brushless DC Motor Driver with Hall Element Commutation
A14410-01 功能描述:导热接口产品 Tflex 620 9x9" 3.0W/mK gap filler RoHS:否 制造商:Panasonic Electronic Components 类型:Thermal Graphite Sheets 材料:Graphite Polymer Film 长度:180 mm 宽度:115 mm 厚度:0.07 mm 工作温度范围:
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*