参数资料
| 型号： | AD5501BRUZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 17/20页 |
| 文件大小： | 0K |
| 描述： | IC DAC 12BIT SPI 16-TSSOP |
| 产品培训模块： | DAC Architectures |
| 标准包装： | 96 |
| 设置时间： | 45µs |
| 位数： | 12 |
| 数据接口： | SPI?、QSPI?、MICROWIRE? 和 DSP |
| 转换器数目： | 1 |
| 电压电源： | 单 |
| 工作温度： | -40°C ~ 105°C |
| 安装类型： | * |
| 封装/外壳： | 16-TSSOP（0.173"，4.40mm 宽） |
| 供应商设备封装： | * |
| 包装： | 管件 |
| 输出数目和类型： | 1 电压，单极 |
| 采样率（每秒）： | * |
AD5501
Data Sheet
Rev. C | Page 6 of 20
TIMING CHARACTERISTICS
VDD = 30 V, VLOGIC = 2.3 V to 5.5 V, and 40°C < TA < +105°C, all specifications TMIN to TMAX, unless otherwise noted.
Table 4.
Parameter
Limit1
Unit
Test Conditions/Comments
t
1
60
ns min
SCLK cycle time
t
2
10
ns min
SCLK high time
t
3
10
ns min
SCLK low time
t
4
25
ns min
SYNC falling edge to SCLK rising edge setup time
t
5
15
ns min
Data setup time
t
6
5
ns min
Data hold time
t
7
0
ns min
SCLK falling edge to SYNC rising edge
t
8
20
ns min
Minimum SYNC high time
t
9
20
ns min
LDAC pulse width low
t
10
50
ns min
SCLK falling edge to LDAC rising edge
t
11
15
ns min
CLR pulse width low
t
12
100
ns typ
CLR pulse activation time
t
13
20
μs typ
ALARM clear time
t
14
110
ns min
SCLK cycle time in read mode
t
15
55
ns max
SCLK rising edge to SDO valid
t
16
25
ns min
SCLK to SDO Data hold time
t
17
50
μs max
Power-on-reset time (this is not shown in the timing figures)
t
18
50
μs max
Power-on time (this is not shown in the timing figures)
t
19
5
μs typ
ALARM clear to output amplifier turn on (this is not shown in the timing figures)
1 All input signals are specified with tr = tf = 1 ns/V (10% to 90% of V
DD) and timed from a voltage level of (VIL + VIH)/2.
2 Maximum SCLK frequency is 16.667 MHz.
3 Under the load conditions that are outlined in Figure 2.
4 Time from when V
DD or VLOGIC supplies are powered-up to when a digital interface command can be executed.
5 Time required from execution of power-on software command to when the DAC output has settled to 1 V.
Circuit and Timing Diagrams
VOH (MIN) – VOL (MAX)
2
200A
IOL
200A
IOH
TO OUTPUT
PIN
CL
50pF
07992-
002
Figure 2. Load Circuit for SDO Timing Diagram
相关PDF资料 |
PDF描述 |
|---|---|
| AD5520JSTZ | IC PPMU SNGL-CH 64-LQFP |
| AD5522JSVUZ | IC PMU QUAD 16BIT DAC 80-TQFP |
| AD5532ABC-5 | IC DAC 14BIT 32CH 74-CSPBGA |
| AD5532HSABC | IC DAC 14BIT 32CH 74-CSPBGA |
| AD5535ABCZ | IC DAC 14BIT 32CHAN 124CSPBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD5501BRUZ | 制造商:Analog Devices 功能描述:IC DAC 12BIT TSSOP-16 |
| AD5501BRUZ-REEL | 功能描述:12 Bit Digital to Analog Converter 1 16-TSSOP 制造商:analog devices inc. 系列:- 包装:带卷（TR） 零件状态:上次购买时间 位数:12 数模转换器数:1 建立时间:55μs 输出类型:Voltage - Buffered 差分输出:无 数据接口:SPI，DSP 参考类型:内部 电压 - 电源，模拟:10 V ~ 62 V 电压 - 电源，数字:2.3 V ~ 5.5 V INL/DNL（LSB）:±2（最大），±1（最大） 架构:电阻串 DAC 工作温度:-40°C ~ 105°C 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商器件封装:16-TSSOP 标准包装:1 |
| AD5504BRUZ | 功能描述:IC DAC 12BIT SPI 16-TSSOP RoHS:是 类别:集成电路 (IC) >> 数据采集 - 数模转换器 系列:- 标准包装:1 系列:- 设置时间:4.5µs 位数:12 数据接口:串行，SPI? 转换器数目:1 电压电源:单电源 功率耗散（最大）:- 工作温度:-40°C ~ 125°C 安装类型:表面贴装 封装/外壳:8-SOIC（0.154"，3.90mm 宽） 供应商设备封装:8-SOICN 包装:剪切带 (CT) 输出数目和类型:1 电压，单极；1 电压，双极 采样率（每秒）:* 其它名称:MCP4921T-E/SNCTMCP4921T-E/SNRCTMCP4921T-E/SNRCT-ND |
| AD5504BRUZ-REEL | 制造商:AD 制造商全称:Analog Devices 功能描述:High Voltage, Quad-Channel 12-Bit Voltage Output DAC |
| AD5512A | 制造商:AD 制造商全称:Analog Devices 功能描述:2.7 V to 5.5 V, Serial-Input, Voltage-Output, 16-/12-Bit nanoDACs in LFCSP |
发布紧急采购，3分钟左右您将得到回复。