参数资料
| 型号： | AD5541LRZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 15/20页 |
| 文件大小： | 0K |
| 描述： | IC DAC 16BIT SERIAL IN 8-SOIC |
| 产品培训模块： | Data Converter Fundamentals DAC Architectures |
| 设计资源： | How to Achieve High Precision Voltage Level Setting Using AD5541A/42A (CN0169) |
| 标准包装： | 1 |
| 设置时间： | 1µs |
| 位数： | 16 |
| 数据接口： | DSP，MICROWIRE?，QSPI?，串行，SPI? |
| 转换器数目： | 1 |
| 电压电源： | 单电源 |
| 功率耗散（最大）： | 825µW |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 8-SOIC（0.154"，3.90mm 宽） |
| 供应商设备封装： | 8-SO |
| 包装： | 管件 |
| 输出数目和类型： | 1 电压，单极；1 电压，双极 |
| 采样率（每秒）： | 1.5M |
| 产品目录页面： | 783 (CN2011-ZH PDF) |
AD5541/AD5542
Data Sheet
Rev. F | Page 4 of 20
Min
Typ
Max
Unit
Test Conditions
POWER REQUIREMENTS
Digital inputs at rails
VDD
2.7
5.5
V
IDD
125
150
μA
Power Dissipation
0.625
0.825
mW
1 Temperature ranges are as follows: A, B, C versions: 40°C to +85°C; J, L versions: 0°C to 70°C.
2 Reference input resistance is code-dependent, minimum at 0x8555.
3 Guaranteed by design, not subject to production test.
TIMING CHARACTERISTICS
VDD = 2.7 V to 5.5 V ±10%, VREF= 2.5 V, VINH = 3 V and 90% of VDD, VINL = 0 V and 10% of VDD, AGND = DGND = 0 V; 40°C < TA <
+85°C, unless otherwise noted.
Table 3.
Parameter1, 2
Limit
Unit
Description
f
SCLK
25
MHz max
SCLK cycle frequency
t
1
40
ns min
SCLK cycle time
t
2
20
ns min
SCLK high time
t
3
20
ns min
SCLK low time
t
4
10
ns min
CS low to SCLK high setup
t
5
15
ns min
CS high to SCLK high setup
t
6
30
ns min
SCLK high to CS low hold time
t
7
20
ns min
SCLK high to CS high hold time
t
8
15
ns min
Data setup time
t
9
4
ns min
Data hold time (V
INH = 90% of VDD, VINL = 10% of VDD)
t
9
7.5
ns min
Data hold time (V
INH = 3V, VINL = 0 V)
t
10
30
ns min
LDAC pulse width
t
11
30
ns min
CS high to LDAC low setup
t
12
30
ns min
CS high time between active periods
1 Guaranteed by design and characterization. Not production tested
2 All input signals are specified with t
R = tF = 1 ns/V and timed from a voltage level of (VINL + VINH)/2.
SCLK
CS
DIN
DB15
LDAC*
t6
t4
t12
t8
t5
t2
t3
t1
t7
t5
t11
t10
*AD5542 ONLY. CAN BE TIED PERMANENTLY LOW IF REQUIRED.
07557-
003
Figure 3. Timing Diagram
相关PDF资料 |
PDF描述 |
|---|---|
| GTC00RV-32-25P | CONN RCPT 25POS WALL MNT W/PINS |
| VI-26K-MW-F3 | CONVERTER MOD DC/DC 40V 100W |
| VI-JTY-MZ-F2 | CONVERTER MOD DC/DC 3.3V 16.5W |
| VI-26K-MW-F2 | CONVERTER MOD DC/DC 40V 100W |
| VI-26J-MW-F3 | CONVERTER MOD DC/DC 36V 100W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD5541LRZ-REEL7 | 功能描述:IC DAC 16BIT SRL IN/VOUT 8-SOIC RoHS:是 类别:集成电路 (IC) >> 数据采集 - 数模转换器 系列:- 产品培训模块:Data Converter Fundamentals DAC Architectures 标准包装:750 系列:- 设置时间:7µs 位数:16 数据接口:并联 转换器数目:1 电压电源:双 ± 功率耗散（最大）:100mW 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-LCC（J 形引线） 供应商设备封装:28-PLCC（11.51x11.51） 包装:带卷 (TR) 输出数目和类型:1 电压，单极；1 电压，双极 采样率（每秒）:143k |
| AD5541XRZ | 制造商:Analog Devices 功能描述: |
| AD5541XRZ-RL7 | 制造商:Analog Devices 功能描述: |
| AD5542 | 制造商:AD 制造商全称:Analog Devices 功能描述:5 V, Serial-Input Voltage-Output, 16-Bit DACs |
| AD5542A | 制造商:AD 制造商全称:Analog Devices 功能描述:Ultra Stable, 16-Bit ±0.5 LSB INL |
发布紧急采购，3分钟左右您将得到回复。