参数资料
| 型号： | AD5678BRUZ-2 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 15/28页 |
| 文件大小： | 0K |
| 描述： | IC DAC 12/16BIT SPI/SRL 16TSSOP |
| 产品培训模块： | Data Converter Fundamentals DAC Architectures |
| 标准包装： | 1 |
| 设置时间： | 6µs |
| 位数： | 12，16 |
| 数据接口： | DSP，MICROWIRE?，QSPI?，串行，SPI? |
| 转换器数目： | 8 |
| 电压电源： | 单电源 |
| 工作温度： | -40°C ~ 105°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 16-TSSOP（0.173"，4.40mm 宽） |
| 供应商设备封装： | 16-TSSOP |
| 包装： | 管件 |
| 输出数目和类型： | 8 电压，单极 |
| 采样率（每秒）： | 95k |
| 产品目录页面： | 784 (CN2011-ZH PDF) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页
AD5678
Rev. C | Page 22 of 28
INPUT SHIFT REGISTER
The input shift register is 32 bits wide. The first four bits are
don’t cares. The next four bits are the command bits, C3 to C0
(see Table 7), followed by the 4-bit DAC address bits, A3 to A0
(see Table 8), and finally the 16-/12-bit data-word. The data-
word comprises the 16-/12-bit input code followed by four or
eight don’t care bits for the AD5678 DAC A, B, G, H and
AD5678 DAC C, D, E, F, respectively (See Figure 47 and
Figure 48). These data bits are transferred to the DAC register
on the 32nd falling edge of SCLK.
SYNC INTERRUPT
In a normal write sequence, the SYNC line is kept low for
32 falling edges of SCLK, and the DAC is updated on the 32nd
falling edge and rising edge of SYNC. However, if SYNC is
brought high before the 32nd falling edge, this acts as an
interrupt to the write sequence. The shift register is reset, and
the write sequence is seen as invalid. Neither an update of the
DAC register contents nor a change in the operating mode
occurs—see Figure 49.
05
29
9-
0
07
ADDRESS BITS
COMMAND BITS
C3
C2
C1
C0
A3
A2
A1
A0
D15 D14 D13 D12 D11 D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
X
XX
X
DB31 (MSB)
DB0 (LSB)
DATA BITS
Figure 47. AD5678 Input Register Content for DAC A, B, G , H
05
29
9-
00
8
ADDRESS BITS
COMMAND BITS
C3
C2
C1
C0
A3
A2
A1
A0
D11 D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
XXX
XXXX
X
XX
X
DB31 (MSB)
DB0 (LSB)
DATA BITS
Figure 48. AD5678 Input Register Content for DAC C, D, E, F
05
29
9-
00
9
SCLK
DIN
DB31
DB0
INVALID WRITE SEQUENCE:
SYNC HIGH BEFORE 32ND FALLING EDGE
VALID WRITE SEQUENCE, OUTPUT UPDATES
ON THE 32ND FALLING EDGE
DB31
DB0
SYNC
Figure 49. SYNC Interrupt Facility
相关PDF资料 |
PDF描述 |
|---|---|
| AD5735ACPZ | IC DAC QUAD VOLT CUR 64-LFCSP |
| AD5044BRUZ | IC DAC QUAD 14BIT SPI 16TSSOP |
| MS3454W24-22S | CONN RCPT 4POS JAM NUT W/SCKT |
| ADV7125JSTZ330 | IC DAC VIDEO 3CH 330MHZ 48LQFP |
| VE-21N-MY-F2 | CONVERTER MOD DC/DC 18.5V 50W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD5678BRUZ-2REEL7 | 功能描述:IC DAC 12/16BIT SPI/SRL 16TSSOP RoHS:是 类别:集成电路 (IC) >> 数据采集 - 数模转换器 系列:- 产品培训模块:Data Converter Fundamentals DAC Architectures 标准包装:750 系列:- 设置时间:7µs 位数:16 数据接口:并联 转换器数目:1 电压电源:双 ± 功率耗散（最大）:100mW 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-LCC（J 形引线） 供应商设备封装:28-PLCC（11.51x11.51） 包装:带卷 (TR) 输出数目和类型:1 电压，单极；1 电压，双极 采样率（每秒）:143k |
| AD567JD | 功能描述:IC DAC 12BIT MONO 28-CDIP RoHS:否 类别:集成电路 (IC) >> 数据采集 - 数模转换器 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:1,000 系列:- 设置时间:1µs 位数:8 数据接口:串行 转换器数目:8 电压电源:双 ± 功率耗散（最大）:941mW 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:24-SOIC（0.295"，7.50mm 宽） 供应商设备封装:24-SOIC W 包装:带卷 (TR) 输出数目和类型:8 电压，单极 采样率（每秒）:* |
| AD567JD/+ | 制造商:Rochester Electronics LLC 功能描述:IC, MONO 12-BIT D/A CONV - Bulk |
| AD567KD | 功能描述:IC DAC 12BIT MONO 28-CDIP RoHS:否 类别:集成电路 (IC) >> 数据采集 - 数模转换器 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:1,000 系列:- 设置时间:1µs 位数:8 数据接口:串行 转换器数目:8 电压电源:双 ± 功率耗散（最大）:941mW 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:24-SOIC（0.295"，7.50mm 宽） 供应商设备封装:24-SOIC W 包装:带卷 (TR) 输出数目和类型:8 电压，单极 采样率（每秒）:* |
| AD567KD/+ | 制造商:Analog Devices 功能描述: |
发布紧急采购，3分钟左右您将得到回复。