参数资料
| 型号： | AD7729ARZ-RL |
| 厂商： | Analog Devices Inc |
| 文件页数： | 11/16页 |
| 文件大小： | 0K |
| 描述： | IC ADC 15BIT DUAL W/DAC 28SOIC |
| 标准包装： | 1,000 |
| 类型： | ADC，DAC |
| 分辨率（位）： | 15 b |
| 采样率（每秒）： | 270.8k |
| 数据接口： | 串行 |
| 电压电源： | 模拟和数字 |
| 电源电压： | 2.7 V ~ 3.3 V |
| 工作温度： | -40°C ~ 105°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 28-SOIC（0.295"，7.50mm 宽） |
| 供应商设备封装： | 28-SOIC |
| 包装： | 带卷 (TR) |
AD7729
–4–
REV. 0
TIMING CHARACTERISTICS
Limit at
Parameter
TA = –40 C to +105 C
Units
Description
AUXILIARY FUNCTIONS
Clock Signals
See Figure 2.
t1
76
ns min
MCLK Period
t2
30.4
ns min
MCLK Width Low
t3
30.4
ns min
MCLK Width High
t4
t1
ns min
ASCLK Period. See Figures 4 and 6.
t5
0.4
× t
1
ns min
ASCLK Width Low
t6
0.4
× t
1
ns min
ASCLK Width High
t10
20
ns min
ASDI/ASDIFS Setup Before ASCLK Low
t11
10
ns min
ASDI/ASDIFS Hold After ASCLK Low
t12
15
ns max
ASDOFS Delay from ASCLK High
t13
0
ns min
ASDOFS Hold After ASCLK High
t14
0
ns min
ASDO Hold After ASCLK High
t15
15
ns max
ASDO Delay from ASCLK High
t16
10
ns min
ASDIFS Low to ASDI LSB Read by ASPORT
t17
t4 + 15
ns min
Interval Between Consecutive ASDIFS Pulses
Receive Section
Clock Signals
See Figures 5 and 7.
t7
t1
ns min
BSCLK Period
t8
0.4
× t
1
ns min
BSCLK Width Low
t9
0.4
× t
1
ns min
BSCLK Width High
t18
20
ns min
BSDI/BSDIFS Setup Before BSCLK Low
t19
10
ns min
BSDI/BSDIFS HoldAfter BSCLK Low
t20
15
ns max
BSDOFS Delay from BSCLK High
t21
0
ns min
BSDOFS Hold After BSCLK High
t22
0
ns min
BSDO Hold After BSCLK High
t23
15
ns max
BSDO Delay from BSCLK High
t24
10
ns min
BSDIFS Low to ASDI LSB Read by BSPORT
t25
t7 + 15
ns min
Interval Between Consecutive BSDIFS Pulses
ASCLK = MCLK/(2
× ASCLKRATE). ASCLKRATE can have a value from 0 . . . 1023. When ASCLKRATE = 0, ASCLK = 13 MHz.
BSCLK = MCLK/(2
× BSCLKRATE). BSCLKRATE can have a value from 0 . . . 1023. When BSCLKRATE = 0, BSCLK = 13 MHz.
Specifications subject to change without notice.
(AVDD1 = AVDD2 = +3 V
10%; DVDD1 = DVDD2 = +3 V
10%; AGND = DGND = 0 V;
TA = TMIN to TMAX, unless otherwise noted)
Table II. Receive Section Signal Ranges
Baseband Section
Signal Range
VREFCAP
1.3 V
± 5%
VREFOUT
1.3 V
± 10%
ADC
ADC Signal Range
2 VREFCAP
VBIAS
Differential Input
VREFCAP/2 to (AVDD1 – VREFCAP/2)
Single-Ended Input
VREFCAP to (AVDD1 – VREFCAP)
Signal Range
Differential
VBIAS
± V
REFCAP/2
Single-Ended
VBIAS
± V
REFCAP
Table III. Auxiliary Section Signal Ranges
AUXDAC
Signal Range
Output Code
Code 000
2/32
× V
REFCAP
Code 3FF
2 VREFCAP
相关PDF资料 |
PDF描述 |
|---|---|
| VE-20R-MY-S | CONVERTER MOD DC/DC 7.5V 50W |
| AD7729ARUZ-REEL7 | IC ADC 15BIT DUAL W/DAC 28TSSOP |
| VE-20J-MY-S | CONVERTER MOD DC/DC 36V 50W |
| AD7729ARUZ-REEL | IC ADC 15BIT DUAL W/DAC 28TSSOP |
| V375B28M300BG3 | CONVERTER MOD DC/DC 28V 300W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD7730 | 制造商:AD 制造商全称:Analog Devices 功能描述:Bridge Transducer ADC |
| AD7730_12 | 制造商:AD 制造商全称:Analog Devices 功能描述:Bridge Transducer ADC |
| AD7730BN | 功能描述:IC ADC TRANSDUCER BRIDGE 24-DIP RoHS:否 类别:集成电路 (IC) >> 数据采集 - 模拟前端 (AFE) 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:2,500 系列:- 位数:- 通道数:2 功率（瓦特）:- 电压 - 电源，模拟:3 V ~ 3.6 V 电压 - 电源，数字:3 V ~ 3.6 V 封装/外壳:32-VFQFN 裸露焊盘 供应商设备封装:32-QFN（5x5） 包装:带卷 (TR) |
| AD7730BNZ | 功能描述:IC ADC TRANSDUCER BRIDGE 24-DIP RoHS:是 类别:集成电路 (IC) >> 数据采集 - 模拟前端 (AFE) 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:2,500 系列:- 位数:- 通道数:2 功率（瓦特）:- 电压 - 电源，模拟:3 V ~ 3.6 V 电压 - 电源，数字:3 V ~ 3.6 V 封装/外壳:32-VFQFN 裸露焊盘 供应商设备封装:32-QFN（5x5） 包装:带卷 (TR) |
| AD7730BR | 功能描述:IC ADC BRIDGE TRANSDUCER 24-SOIC RoHS:否 类别:集成电路 (IC) >> 数据采集 - 模拟前端 (AFE) 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:2,500 系列:- 位数:- 通道数:2 功率（瓦特）:- 电压 - 电源，模拟:3 V ~ 3.6 V 电压 - 电源，数字:3 V ~ 3.6 V 封装/外壳:32-VFQFN 裸露焊盘 供应商设备封装:32-QFN（5x5） 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。