参数资料
| 型号： | AD9516-5BCPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 9/76页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN W/PLL 64-LFCSP |
| 标准包装： | 1 |
| 类型： | 时钟发生器，扇出配送 |
| PLL： | 是 |
| 输入： | CMOS，LVDS，LVPECL |
| 输出： | CMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:14 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 2.4GHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 64-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 64-LFCSP-VQ（9x9） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页当前第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页
AD9516-5
Rev. A | Page 17 of 76
Pin No.
Input/
Output
Pin Type
Mnemonic
Description
16
I
3.3 V CMOS
SCLK
Serial Control Port Data Clock Signal.
17
I
3.3 V CMOS
CS
Serial Control Port Chip Select; Active Low. This pin has an internal 30 kΩ pull-up
resistor.
21
O
3.3 V CMOS
SDO
Serial Control Port Unidirectional Serial Data Output.
22
I/O
3.3 V CMOS
SDIO
Serial Control Port Bidirectional Serial Data Input/Output.
23
I
3.3 V CMOS
RESET
Chip Reset; Active Low. This pin has an internal 30 kΩ pull-up resistor.
24
I
3.3 V CMOS
PD
Chip Power-Down; Active Low. This pin has an internal 30 kΩ pull-up resistor.
25
O
LVPECL
OUT4
LVPECL Output; One Side of a Differential LVPECL Output.
26
O
LVPECL
OUT4
LVPECL Output; One Side of a Differential LVPECL Output.
27, 41, 54
I
Power
VS_LVPECL
Extended Voltage 2.5 V to 3.3 V LVPECL Power Pins.
28
O
LVPECL
OUT5
LVPECL Output; One Side of a Differential LVPECL Output.
29
O
LVPECL
OUT5
LVPECL Output; One Side of a Differential LVPECL Output.
33
O
LVDS or CMOS
OUT8 (OUT8A)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
34
O
LVDS or CMOS
OUT8 (OUT8B)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
35
O
LVDS or CMOS
OUT9 (OUT9A)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
36
O
LVDS or CMOS
OUT9 (OUT9B)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
37, 44, 59,
EPAD
I
GND
Ground Pins, Including External Paddle (EPAD). The external die paddle on the
bottom of the package must be connected to ground for proper operation.
39
O
LVPECL
OUT3
LVPECL Output; One Side of a Differential LVPECL Output.
40
O
LVPECL
OUT3
LVPECL Output; One Side of a Differential LVPECL Output.
42
O
LVPECL
OUT2
LVPECL Output; One Side of a Differential LVPECL Output.
43
O
LVPECL
OUT2
LVPECL Output; One Side of a Differential LVPECL Output.
45
O
LVDS or CMOS
OUT7 (OUT7B)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
46
O
LVDS or CMOS
OUT7 (OUT7A)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
47
O
LVDS or CMOS
OUT6 (OUT6B)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
48
O
LVDS or CMOS
OUT6 (OUT6A)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
52
O
LVPECL
OUT1
LVPECL Output; One Side of a Differential LVPECL Output.
53
O
LVPECL
OUT1
LVPECL Output; One Side of a Differential LVPECL Output.
55
O
LVPECL
OUT0
LVPECL Output; One Side of a Differential LVPECL Output.
56
O
LVPECL
OUT0
LVPECL Output; One Side of a Differential LVPECL Output.
58
O
Current set
resistor
RSET
A resistor connected to this pin sets internal bias currents. Nominal value = 4.12 kΩ.
62
O
Current set
resistor
CPRSET
A resistor connected to this pin sets the CP current range. Nominal value = 5.1 kΩ.
This resistor can be omitted if the PLL is not used.
63
I
Reference
input
REFIN (REF2)
Along with REFIN, this pin is the differential input for the PLL reference.
Alternatively, this pin is a single-ended input for REF2. This pin can be left
unconnected when the PLL is not used.
64
I
Reference
input
REFIN (REF1)
Along with REFIN, this pin is the differential input for the PLL reference.
Alternatively, this pin is a single-ended input for REF1. This pin can be left
unconnected when the PLL is not used.
相关PDF资料 |
PDF描述 |
|---|---|
| AD9517-0ABCPZ-RL7 | IC CLOCK GEN 2.8GHZ VCO 48LFCSP |
| AD9517-1ABCPZ-RL7 | IC CLOCK GEN 2.5GHZ VCO 48LFCSP |
| AD9517-2ABCPZ-RL7 | IC CLOCK GEN 2.2GHZ VCO 48LFCSP |
| AD9517-3ABCPZ-RL7 | IC CLOCK GEN 2.0GHZ VCO 48LFCSP |
| AD9517-4ABCPZ-RL7 | IC CLOCK GEN 1.8GHZ VCO 48LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9516-5BCPZ-REEL7 | 功能描述:IC CLOCK GEN W/PLL 64-LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
| AD9516-5PCBZ | 制造商:AD 制造商全称:Analog Devices 功能描述:14-Output Clock Generator |
| AD9517-0A/PCBZ | 功能描述:BOARD EVALUATION FOR AD9517-0A RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:- 主要目的:电信，线路接口单元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要属性:T1/J1/E1 LIU 次要属性:- 已供物品:板，电源，线缆，CD 其它名称:82EBV2081 |
| AD9517-0ABCPZ | 功能描述:IC CLOCK GEN 2.8GHZ VCO 48LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:1,000 系列:Precision Edge® 类型:时钟/频率合成器 PLL:无 输入:CML，PECL 输出:CML 电路数:1 比率 - 输入:输出:2:1 差分 - 输入:输出:是/是 频率 - 最大:10.7GHz 除法器/乘法器:无/无 电源电压:2.375 V ~ 3.6 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:16-VFQFN 裸露焊盘，16-MLF? 供应商设备封装:16-MLF?（3x3） 包装:带卷 (TR) 其它名称:SY58052UMGTRSY58052UMGTR-ND |
| AD9517-0ABCPZ-RL7 | 功能描述:IC CLOCK GEN 2.8GHZ VCO 48LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。