参数资料
| 型号： | AD9778BSVZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 22/56页 |
| 文件大小： | 0K |
| 描述： | IC DAC 14BIT DUAL 1GSPS 100TQFP |
| 产品培训模块： | DAC Architectures |
| 标准包装： | 1 |
| 位数： | 14 |
| 数据接口： | 并联 |
| 转换器数目： | 2 |
| 电压电源： | 模拟和数字 |
| 功率耗散（最大）： | 300mW |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-TQFP 裸露焊盘 |
| 供应商设备封装： | 100-TQFP-EP（14x14） |
| 包装： | 托盘 |
| 输出数目和类型： | 4 电流，单极；4 电流，双极 |
| 采样率（每秒）： | 1G |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页当前第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页
AD9776/AD9778/AD9779
Rev. A | Page 29 of 56
Address
Register Name
Reg. No.
Bits
Description
Function
Default
Sync Control Register
06
7:4
Sync input delay
See the Multiple DAC Synchronization
section for details on using these registers
to synchronize multiple DACs
0
06
3:0
Input sync pulse timing error
tolerance
0
07
7
Sync receiver enable
0
07
6
Sync driver enable
0
07
5
Sync triggering edge
0
07
4:0
SYNC_I to input data sampling
clock offset
0
PLL Control
08
7:2
PLL band select
VCO frequency range vs. PLL band select
value (see Table 18)
111001
08
1:0
VCO AGC gain control
Lower number (low gain) is generally better
for performance
11
09
7
PLL enable
0: PLL off, DAC rate clock supplied by
outside source
0
1: PLL on, DAC rate clock synthesized
internally from external reference clock via
PLL clock multiplier
09
6:5
PLL VCO divide ratio
FVCO/fDAC
00 × 1
01 × 2
10 × 4
11 × 8
09
4:3
PLL loop divide ratio
fDAC/fREF
00 × 2
01 × 4
10 × 8
11 × 16
09
2:0
PLL bias setting
Always set to 010
010
0A
7:5
PLL control voltage range
000 to 111, proportional to voltage at PLL
loop filter output, readback only
Misc Control
0A
4:0
PLL loop bandwidth adjustment
See PLL Loop Filter Bandwidth section for
details
I DAC Control Register
0B
7:0
I DAC gain adjustment
(7:0) LSB slice of 10-bit gain setting word
for I DAC
11111001
0C
7
I DAC sleep
0: I DAC on
0
1: I DAC off
0C
6
I DAC power-down
0: I DAC on
0
1: I DAC off
0C
1:0
I DAC gain adjustment
(9:8) MSB slice of 10-bit gain setting word
for I DAC
01
0D
7:0
Aux DAC1 gain adjustment
(7:0) LSB slice of 10-bit gain setting word for
Aux DAC1
00000000
0E
7
Aux DAC1 sign
0: positive
1: negative
0E
6
Aux DAC1 current direction
0: source
0
1: sink
0E
5
Aux DAC1 power-down
0: Aux DAC1 on
0
1: Aux DAC1 off
Aux DAC1 Control
Register
0E
1:0
Aux DAC1 gain adjustment
(9:8) MSB slice of 10-bit gain setting word
for Aux DAC1
00
相关PDF资料 |
PDF描述 |
|---|---|
| DAC8420ES-REEL | IC DAC 12BIT QUAD SRL LP 16-SOIC |
| VE-B6W-MU-S | CONVERTER MOD DC/DC 5.5V 200W |
| VE-B6V-MU-S | CONVERTER MOD DC/DC 5.8V 200W |
| AD7834AN | IC DAC 14BIT QUAD SRL 28-DIP |
| VE-B6M-MU-S | CONVERTER MOD DC/DC 10V 200W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9778BSVZ1 | 制造商:AD 制造商全称:Analog Devices 功能描述:Dual 12-/14-/16-Bit, 1 GSPS, Digital-to-Analog Converters |
| AD9778BSVZRL | 功能描述:IC DAC 14BIT DUAL 1GSPS 100TQFP RoHS:是 类别:集成电路 (IC) >> 数据采集 - 数模转换器 系列:- 产品培训模块:Data Converter Fundamentals DAC Architectures 标准包装:750 系列:- 设置时间:7µs 位数:16 数据接口:并联 转换器数目:1 电压电源:双 ± 功率耗散（最大）:100mW 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-LCC（J 形引线） 供应商设备封装:28-PLCC（11.51x11.51） 包装:带卷 (TR) 输出数目和类型:1 电压，单极；1 电压，双极 采样率（每秒）:143k |
| AD9778BSVZRL1 | 制造商:AD 制造商全称:Analog Devices 功能描述:Dual 12-/14-/16-Bit, 1 GSPS, Digital-to-Analog Converters |
| AD9778-EB | 制造商:Analog Devices 功能描述:EVAL BOARD 14-BIT DUAL INTERPOLATION DAC - Bulk |
| AD9778-EBZ | 制造商:Analog Devices 功能描述: |
发布紧急采购，3分钟左右您将得到回复。