参数资料
| 型号： | AD9923ABBCZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 68/84页 |
| 文件大小： | 0K |
| 描述： | IC PROCESSOR CCD 12BIT 105CSPBGA |
| 标准包装： | 1 |
| 类型： | CCD 信号处理器，12 位 |
| 输入类型： | 逻辑 |
| 输出类型： | 逻辑 |
| 接口： | 3 线串口 |
| 电流 - 电源： | 20mA |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 105-LFBGA，CSPBGA |
| 供应商设备封装： | 105-CSPBGA（8x8） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页当前第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页
AD9923A
Rev. A | Page 70 of 84
Table 47. Miscellaneous Registers
Address
(Hex)
Data
Bits
Default
Value
Update
Type
Name
Description
10
[0]
0
SCK
SW_RST
Software reset. Bit resets to 0.
1: reset Register 0x00 to Register 0x91 to default values.
11
[0]
0
VD
OUTCONTROL
0: make all outputs dc inactive.
1: enable outputs at next VD edge.
12
[0]
1
SCK
SYNCENABLE
0: configure Ball G7 as an output signal, determined by
Register 0x12, Bits[9:8].
1: external synchronization enable (configure Ball G7 as SYNC input).
[7:1]
0
TEST
Test mode only. Must be set to 0.
[9:8]
0
OUTPUTPBLK
When SYNCENABLE = 0, selects which signal is output on the SYNC pin.
0: CLPOB.
1: PBLK.
2: GPO (from Register 0x1A).
3: TESTOUT (from shutter registers).
13
[0]
0
SCK
SYNCPOL
SYNC active polarity.
0: active low.
1: active high.
14
[0]
0
SCK
SYNCSUSPEND
Suspends clocks during SYNC active pulse.
0: don’t suspend.
1: suspend.
15
[0]
0
SCK
TGCORE_RSTB
Timing core reset bar.
0: reset TG core.
1: resume operation.
16
[0]
0
SCK
OSC_RST
CLO oscillator reset.
0: oscillator in power-down state.
1: resume oscillator operation.
17
[7:0]
0
SCK
TEST1
Test mode only. Must be set to 0.
[8]
0
TEST2
Test mode only. Must be set to 0.
18
[11:0]
0
VD
UPDATE
Serial update line. Sets the HD line within the field to update the VD
updated registers.
19
[0]
0
SCK
PREVENTUP
Prevents the updating of the VD updated registers.
0: normal update.
1: prevent update of VD updated registers.
1A
[0]
0
VD
GPO
General-purpose output (GPO) value when SYNCENABLE = 0 and
OUTPUTPBLK = 2.
0: GPO is low at next VD edge.
1: GPO is high at next VD edge.
Table 48. VD/HD Registers
Address
(Hex)
Data
Bits
Default
Value
Update
Type
Name
Description
20
[0]
0
SCK
MASTER
VD/HD master or slave mode.
0: slave mode.
1: master mode.
21
[0]
0
SCK
VDHDPOL
VD/HD active polarity.
0: low.
1: high.
22
[12:0]
0
VD
HDRISE
Rising edge location for HD.
[24:13]
0
VDRISE
Rising edge location for VD.
相关PDF资料 |
PDF描述 |
|---|---|
| AD9942BBCZ | IC PROCESSOR SGNL 14B 100CSPBGA |
| AD9944KCPZRL | IC CCD SIGNAL PROCESSOR 32-LFCSP |
| AD9945KCPZRL7 | IC CCD SIGNAL PROCESSOR 32-LFCSP |
| AD9948KCPZ | IC CCD SIGNAL PROCESSOR 40-LFCSP |
| AD9949KCPZ | IC CCD SIGNAL PROCESSOR 40-LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9923ABBCZRL | 功能描述:IC PROCESSOR CCD 12BIT 105CSPBGA RoHS:是 类别:集成电路 (IC) >> 接口 - 传感器和探测器接口 系列:- 其它有关文件:Automotive Product Guide 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:74 系列:- 类型:触控式传感器 输入类型:数字 输出类型:数字 接口:JTAG，串行 电流 - 电源:100µA 安装类型:表面贴装 封装/外壳:20-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:20-TSSOP 包装:管件 |
| AD9923BBCZ | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Analog Devices 功能描述: |
| AD9923BBCZRL | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| AD9924BBCZ | 制造商:Analog Devices 功能描述: |
| AD9924BBCZRL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
发布紧急采购，3分钟左右您将得到回复。