- 您现在的位置：买卖IC网 > PDF目录19464 > ADSP-21065LKCAZ240 (Analog Devices Inc)IC DSP CTLR 32BIT 196CSPBGA PDF资料下载
参数资料
| 型号： | ADSP-21065LKCAZ240 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 13/44页 |
| 文件大小： | 0K |
| 描述： | IC DSP CTLR 32BIT 196CSPBGA |
| 产品培训模块： | SHARC Processor Overview |
| 标准包装： | 1 |
| 系列： | SHARC® |
| 类型： | 浮点 |
| 接口： | 主机接口，串行端口 |
| 时钟速率： | 60MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 64kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 3.30V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 196-BGA，CSPBGA |
| 供应商设备封装： | 196-CSPBGA（15x15） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页当前第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页
REV. C
ADSP-21065L
–20–
Synchronous Read/Write—Bus Slave
Use these specifications for ADSP-21065L bus master accesses of a slave’s IOP registers or internal memory (in multiprocessor
memory space). The bus master must meet these (bus slave) timing requirements.
Parameter
Min
Max
Unit
Timing Requirements:
tSADRI
Address,
SW Setup Before CLKIN
24.5 + 25 DT
ns
tHADRI
Address,
SW Hold Before CLKIN
4.0 + 8 DT
ns
tSRWLI
RD/WR Low Setup Before CLKIN1
21.0 + 21 DT
ns
tHRWLI
RD/WR Low Hold After CLKIN
–2.50 – 5 DT
7.5 + 7 DT
ns
tRWHPI
RD/WR Pulse High
2.5
ns
tSDATWH
Data Setup Before
WR High
4.5
ns
tHDATWH
Data Hold After
WR High
0.0
ns
Switching Characteristics:
tSDDATO
Data Delay After CLKIN
31.75 + 21 DT
ns
tDATTR
Data Disable After CLKIN
2
1.0 – 2 DT
7.0 – 2 DT
ns
tDACK
ACK Delay After CLKIN
29.5 + 20 DT
ns
tACKTR
ACK Disable After CLKIN
2
1.0 – 2 DT
6.0 – 2 DT
ns
NOTES
1t
SRWLI is specified when Multiprocessor Memory Space Wait State (MMSWS bit in WAIT register ) is disabled; when MMSWS is enabled, tSRWLI (min) = 17.5 + 18 DT.
2See System Hold Time Calculation under Test Conditions for calculation of hold times given capacitive and dc loads.
For two ADSP-21065Ls to communicate synchronously as master and slave, certain master and slave specification combinations
must be satisfied. Do not compare specification values directly to calculate master/slave clock skew margins for those specifications
listed below. The following table shows the appropriate clock skew margin.
Table IV. Bus Master to Slave Skew Margins
Master Specification
Slave Specification
Skew Margin
tSSDATI
tSDDATO
tCK = 33.3 ns
+ 2.25 ns
tCK = 30.0 ns
+ 1.50 ns
tSACKC
tDACK
tCK = 33.3 ns
+ 3.00 ns
tCK = 30.0 ns
+ 2.25 ns
tDADRO
tSADRI
tCK = 33.3 ns
N/A
tCK = 30.0 ns
+ 2.75 ns
tDRWL (Max)
tSRWLI
tCK = 33.3 ns
+ 1.50 ns
tCK = 30.0 ns
+ 1.25 ns
tDRDO (Max)
tHRWLI (Max)
tCK = 33.3 ns
N/A
tCK = 30.0 ns
3.00 ns
tDWRO (Max)
tHRWLI (Max)
tCK = 33.3 ns
N/A
tCK = 30.0 ns
3.75 ns
相关PDF资料 |
PDF描述 |
|---|---|
| ASM24DTBH-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| GEC08DREN-S13 | CONN EDGECARD 16POS .100 EXTEND |
| AGM24DTBH-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| AYM24DTBD-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| ASM24DTBD-S189 | CONN EDGECARD 48POS R/A .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-21065LKCAZ-240 | 制造商:Analog Devices 功能描述:DSP SEMICONDUCTOR ((NS)) |
| ADSP-21065LKCAZ240 | 制造商:Analog Devices 功能描述:IC 32-BIT DSP |
| ADSP-21065LKCAZ264 | 功能描述:IC DSP CTLR 32BIT 196CSPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-21065LKS-240 | 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 60MHz 60MIPS 208-Pin MQFP 制造商:Rochester Electronics LLC 功能描述:ADSP-21065 60 MHZ - Bulk 制造商:Analog Devices 功能描述:IC SHARC DSP 60MHZ 21065 MQFP208 |
| ADSP-21065LKS-264 | 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 66MHz 66MIPS 208-Pin MQFP 制造商:Rochester Electronics LLC 功能描述:ADSP-21065L 66 MHZ COMMERCIAL GRADE - Bulk 制造商:Analog Devices 功能描述:SEMICONDUCTOR ((NS)) |
发布紧急采购，3分钟左右您将得到回复。