- 您现在的位置：买卖IC网 > PDF目录19464 > ADSP-21065LKCAZ240 (Analog Devices Inc)IC DSP CTLR 32BIT 196CSPBGA PDF资料下载
参数资料
| 型号： | ADSP-21065LKCAZ240 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 15/44页 |
| 文件大小： | 0K |
| 描述： | IC DSP CTLR 32BIT 196CSPBGA |
| 产品培训模块： | SHARC Processor Overview |
| 标准包装： | 1 |
| 系列： | SHARC® |
| 类型： | 浮点 |
| 接口： | 主机接口，串行端口 |
| 时钟速率： | 60MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 64kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 3.30V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 196-BGA，CSPBGA |
| 供应商设备封装： | 196-CSPBGA（15x15） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页
REV. C
ADSP-21065L
–22–
Multiprocessor Bus Request and Host Bus Request
Use these specifications for passing of bus mastership between multiprocessing ADSP-21065Ls (
BRx) or a host processor (HBR,
HBG).
Parameter
Min
Max
Unit
Timing Requirements:
tHBGRCSV
HBG Low to RD/WR/CS Valid1
20.0 + 36 DT
ns
tSHBRI
HBR Setup Before CLKIN2
12.0 + 12 DT
ns
tHHBRI
HBR Hold Before CLKIN2
6.0 + 12 DT
ns
tSHBGI
HBG Setup Before CLKIN
6.0 + 8 DT
ns
tHHBGI
HBG Hold Before CLKIN High
1.0 + 8 DT
ns
tSBRI
BRx, CPA Setup Before CLKIN3
7.0 + 8 DT
ns
tHBRI
BRx, CPA Hold Before CLKIN High
1.0 + 8 DT
ns
Switching Characteristics:
tDHBGO
HBG Delay After CLKIN
8.0 – 2 DT
ns
tHHBGO
HBG Hold After CLKIN
1.0 – 2 DT
ns
tDBRO
BRx Delay After CLKIN
7.0 – 2 DT
ns
tHBRO
BRx Hold After CLKIN
1.0 – 2 DT
ns
tDCPAO
CPA Low Delay After CLKIN
11.5 – 2 DT
ns
tTRCPA
CPA Disable After CLKIN
1.0 – 2 DT
5.5 – 2 DT
ns
tDRDYCS
REDY (O/D) or (A/D) Low from
CS and HBR Low4
13.0
ns
tTRDYHG
REDY (O/D) Disable or REDY (A/D) High from
HBG4
44.0 + 43 DT
ns
tARDYTR
REDY (A/D) Disable from
CS or HBR High4
10.0
ns
NOTES
1For first asynchronous access after
HBR and CS asserted, ADDR
23-0 must be a nonMMS value 1/2 tCK before RD or WR goes low or by tHBGRCSV after HBG goes
low. This is easily accomplished by driving an upper address signal high when
HBG is asserted. See the Host Processor Control of the ADSP-21065L section of the
ADSP-21065L SHARC User’s Manual, Second Edition.
2Only required for recognition in the current cycle.
3
CPA assertion must meet the setup to CLKIN; deassertion does not need to meet the setup to CLKIN.
4(O/D) = open drain, (A/D) = active drive.
相关PDF资料 |
PDF描述 |
|---|---|
| ASM24DTBH-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| GEC08DREN-S13 | CONN EDGECARD 16POS .100 EXTEND |
| AGM24DTBH-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| AYM24DTBD-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| ASM24DTBD-S189 | CONN EDGECARD 48POS R/A .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-21065LKCAZ-240 | 制造商:Analog Devices 功能描述:DSP SEMICONDUCTOR ((NS)) |
| ADSP-21065LKCAZ240 | 制造商:Analog Devices 功能描述:IC 32-BIT DSP |
| ADSP-21065LKCAZ264 | 功能描述:IC DSP CTLR 32BIT 196CSPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-21065LKS-240 | 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 60MHz 60MIPS 208-Pin MQFP 制造商:Rochester Electronics LLC 功能描述:ADSP-21065 60 MHZ - Bulk 制造商:Analog Devices 功能描述:IC SHARC DSP 60MHZ 21065 MQFP208 |
| ADSP-21065LKS-264 | 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 66MHz 66MIPS 208-Pin MQFP 制造商:Rochester Electronics LLC 功能描述:ADSP-21065L 66 MHZ COMMERCIAL GRADE - Bulk 制造商:Analog Devices 功能描述:SEMICONDUCTOR ((NS)) |
发布紧急采购，3分钟左右您将得到回复。