- 您现在的位置：买卖IC网 > PDF目录1900 > ADSP-BF518BSWZ-4F4 (Analog Devices Inc)IC DSP 16/32B 400MHZ LP 176LQFP PDF资料下载
参数资料
| 型号： | ADSP-BF518BSWZ-4F4 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 43/68页 |
| 文件大小： | 0K |
| 描述： | IC DSP 16/32B 400MHZ LP 176LQFP |
| 标准包装： | 1 |
| 系列： | Blackfin® |
| 类型： | 定点 |
| 接口： | 以太网，I²C，PPI，RSI，SPI，SPORT，UART/USART |
| 时钟速率： | 400MHz |
| 非易失内存： | 闪存（4Mb） |
| 芯片上RAM： | 116kB |
| 电压 - 输入/输出： | 1.8V，2.5V，3.3V |
| 电压 - 核心： | 1.30V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 176-LQFP 裸露焊盘 |
| 供应商设备封装： | 176-LQFP-EP（24x24） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页当前第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页
Rev. B
|
Page 48 of 68
|
January 2011
ADSP-BF512/BF512F, BF514/BF514F, BF516/BF516F, BF518/BF518F
Table 47. 10/100 Ethernet MAC Controller Timing: MII/RMII Asynchronous Signal
Parameter
Min
Max
Unit
Timing Requirements
tECOLH
COL Pulse Width High1
tETxCLK × 1.5
tERxCLK × 1.5
ns
tECOLL
COL Pulse Width Low1
tETxCLK × 1.5
tERxCLK × 1.5
ns
tECRSH
CRS Pulse Width High
2
tETxCLK × 1.5
ns
tECRSL
CRS Pulse Width Low2
tETxCLK × 1.5
ns
1 MII/RMII asynchronous signals are COL, CRS. These signals are applicable in both MII and RMII modes. The asynchronous COL input is synchronized separately to both
the ETxCLK and the ERxCLK, and must have a minimum pulse width high or low at least 1.5 times the period of the slower of the two clocks.
2 The asynchronous CRS input is synchronized to the ETxCLK, and must have a minimum pulse width high or low at least 1.5 times the period of ETxCLK.
Figure 35. 10/100 Ethernet MAC Controller Timing: Asynchronous Signal
Table 48. 10/100 Ethernet MAC Controller Timing: MII Station Management
Parameter
1
Min
Max
Unit
Timing Requirements
tMDIOS
MDIO Input Valid to MDC Rising Edge (Setup)
11.5
ns
tMDCIH
MDC Rising Edge to MDIO Input Invalid (Hold)
0
ns
Switching Characteristics
tMDCOV
MDC Falling Edge to MDIO Output Valid
25
ns
tMDCOH
MDC Falling Edge to MDIO Output Invalid (Hold)
–1.25
ns
1 MDC/MDIO is a 2-wire serial bidirectional port for controlling one or more external PHYs. MDC is an output clock whose minimum period is programmable as a multiple
of the system clock SCLK. MDIO is a bidirectional data line.
Figure 36. 10/100 Ethernet MAC Controller Timing: MII Station Management
MIICRS, COL
tECRSH
tECOLH
tECRSL
tECOLL
MDIO (INPUT)
MDIO (OUTPUT)
MDC (OUTPUT)
tMDIOS
tMDCOH
tMDCIH
tMDCOV
相关PDF资料 |
PDF描述 |
|---|---|
| ADSP-BF526KBCZ-4C2 | IC DSP CTRLR 400MHZ 289CSPBGA |
| ADSP-BF535PKB-350 | IC DSP CONTROLLER 16BIT 260 BGA |
| ADSP-BF538BBCZ-4A | IC DSP CTLR 16BIT 316CSPBGA |
| ADSP-BF547YBCZ-4A | IC DSP BLACKFIN 400MHZ 400CSPBGA |
| ADSP-BF592BCPZ | IC DSP CTRLR 64LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-BF518BSWZ-4FX | 制造商:Analog Devices 功能描述:BLACKFIN EMBEDDED PROCESSOR - Trays |
| ADSP-BF518BSWZ-4X | 制造商:Analog Devices 功能描述: |
| ADSP-BF518FKBCZENG | 制造商:Analog Devices 功能描述:LOW POWER BLACKFIN WITH ADVANCED EMBEDDED CONNECTIVITY - Trays |
| ADSP-BF518KBCZ-4 | 制造商:Analog Devices 功能描述: |
| ADSP-BF518KBCZ-4FX | 制造商:Analog Devices 功能描述:BLACKFIN EMBEDDED PROCESSOR - Trays |
发布紧急采购，3分钟左右您将得到回复。