- 您现在的位置：买卖IC网 > PDF目录19393 > ADSP-BF531SBBZ400 (Analog Devices Inc)IC DSP CTLR 16BIT 400MHZ 169BGA PDF资料下载
参数资料
| 型号： | ADSP-BF531SBBZ400 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 21/64页 |
| 文件大小： | 0K |
| 描述： | IC DSP CTLR 16BIT 400MHZ 169BGA |
| 产品培训模块： | Blackfin® Processor Core Architecture Overview Blackfin® Device Drivers Blackfin® Optimizations for Performance and Power Consumption Blackfin® System Services |
| 标准包装： | 1 |
| 系列： | Blackfin® |
| 类型： | 定点 |
| 接口： | SPI，SSP，UART |
| 时钟速率： | 400MHz |
| 非易失内存： | ROM（1 kB） |
| 芯片上RAM： | 52kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.20V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 169-BBGA |
| 供应商设备封装： | 169-PBGA（19x19） |
| 包装： | 托盘 |
| 配用： | ADZS-BF533-EZLITE-ND - KIT W/BOARD EVAL FOR ADSP-BF533 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页当前第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页
ADSP-BF531 / ADSP-BF532 / ADSP-BF533
The following three tables describe the voltage/frequency
requirements for the processor clocks. Take care in selecting
MSEL, SSEL, and CSEL ratios so as not to exceed the maximum
specifications. Table 12 describes phase-locked loop operating
conditions.
Table 10. Core Clock (CCLK) Requirements—500 MHz, 533 MHz, and 600 MHz Models
Parameter
Internal Regulator Setting
Max
Unit
f CCLK
f CCLK
f CCLK
f CCLK
f CCLK
f CCLK
f CCLK
CCLK Frequency (V DDINT = 1.3 V Minimum) 1
CCLK Frequency (V DDINT = 1.2 V Minimum) 2
CCLK Frequency (V DDINT = 1.14 V Minimum) 3
CCLK Frequency (V DDINT = 1.045 V Minimum)
CCLK Frequency (V DDINT = 0.95 V Minimum)
CCLK Frequency (V DDINT = 0.85 V Minimum)
CCLK Frequency (V DDINT = 0.8 V Minimum)
1.30 V
1.25 V
1.20 V
1.10 V
1.00 V
0.90 V
0.85 V
600
533
500
444
400
333
250
MHz
MHz
MHz
MHz
MHz
MHz
MHz
1
2
3
Applies to 533 MHz and 600 MHz models only. See Ordering Guide on Page 63 . 533 MHz models cannot support internal regulator levels above 1.25 V.
Applies to 500 MHz, 533 MHz, and 600 MHz models. See Ordering Guide on Page 63 . 500 MHz models cannot support internal regulator levels above 1.20 V.
Table 11. Core Clock (CCLK) Requirements—400 MHz Models 1
T J = 125°C
All 2 Other T J
Parameter
Internal Regulator Setting
Max
Max
Unit
f CCLK
f CCLK
f CCLK
f CCLK
f CCLK
CCLK Frequency (V DDINT = 1.14 V Minimum)
CCLK Frequency (V DDINT = 1.045 V Minimum)
CCLK Frequency (V DDINT = 0.95 V Minimum)
CCLK Frequency (V DDINT = 0.85 V Minimum)
CCLK Frequency (V DDINT = 0.8 V Minimum)
1.20 V
1.10 V
1.00 V
0.90 V
0.85 V
400
333
295
400
364
333
280
250
MHz
MHz
MHz
MHz
MHz
1
2
Table 12. Phase-Locked Loop Operating Conditions
Parameter
Min
Max
Unit
f VCO
Voltage Controlled Oscillator (VCO) Frequency
50
Max f CCLK
MHz
Table 13. System Clock (SCLK) Requirements
V DDEXT = 1.8 V
V DDEXT = 2.5 V/3.3 V
Parameter 1
Max
Max
Unit
CSP_BGA/PBGA
f SCLK
f SCLK
CLKOUT/SCLK Frequency (V DDINT ? 1.14 V)
CLKOUT/SCLK Frequency (V DDINT ? 1.14 V)
100
100
133
100
MHz
MHz
LQFP
f SCLK
f SCLK
CLKOUT/SCLK Frequency (V DDINT ? 1.14 V)
CLKOUT/SCLK Frequency (V DDINT ? 1.14 V)
100
83
133
83
MHz
MHz
1
t SCLK (= 1/f SCLK ) must be greater than or equal to t CCLK .
Rev. I
|
Page 21 of 64 |
August 2013
相关PDF资料 |
PDF描述 |
|---|---|
| TAJT106K006HNJ | CAP TANT 10UF 6.3V 10% 1210 |
| RCB55DHBS | CONN EDGECARD 110PS R/A .050 DIP |
| HBM02DRKN | CONN EDGECARD 4POS DIP .156 SLD |
| GBM06DRMS | CONN EDGECARD 12POS .156 WW |
| TRJD476K020RRJ | CAP TANT 47UF 20V 10% 2917 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-BF531SBST-300 | 制造商:Analog Devices 功能描述: |
| ADSP-BF531SBST-300X | 制造商:Analog Devices 功能描述: |
| ADSP-BF531SBST400 | 制造商:Analog Devices 功能描述:DSP Fixed-Point 16-Bit 400MHz 400MIPS 176-Pin LQFP 制造商:Rochester Electronics LLC 功能描述:DUAL MAC16-BIT400MHZ,52KB SRAM - Bulk 制造商:Analog Devices 功能描述:IC MICROCOMPUTER 16-BIT |
| ADSP-BF531SBST-C81 | 制造商:Analog Devices 功能描述: |
| ADSP-BF531SBST-ENG | 制造商:Analog Devices 功能描述: |
发布紧急采购，3分钟左右您将得到回复。