收藏本站
参数资料
型号： AM3505AZERA
厂商： TEXAS INSTRUMENTS INC
元件分类： 微控制器/微处理器
英文描述： MICROPROCESSOR, PBGA484
封装： 23 X 23 MM, 1 MM PITCH, GREEN, PLASTIC, MO-151, BGA-494
文件页数： 22/221页
文件大小： 2153K
代理商： AM3505AZERA
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页当前第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页
AM3517, AM3505
SPRS550C
– OCTOBER 2009 – REVISED MARCH 2011
www.ti.com
Table 6-6. GPMC/NOR Flash Interface Asynchronous Timing
– Internal Parameters(1) (2) (continued)
NO.
PARAMETER
1.8V,3.3V
UNIT
MIN
MAX
FI7
Maximum output enable generation delay from internal functional clock
6.5
ns
FI8
Maximum write enable generation delay from internal functional clock
6.5
ns
FI9
Maximum functional clock skew
100
ps
Table 6-7. GPMC/NOR Flash Interface Timing Requirements
– Asynchronous Mode
NO.
PARAMETER
1.8V,3.3V
UNIT
MIN
MAX
FA5(1)
tacc(DAT)
Data maximum access time
H(2)
GPMC_FCLK cycles
FA20(3)
tacc1-pgmode(DAT)
Page mode successive data maximum
P(4)
GPMC_FCLK cycles
access time
FA21(5)
tacc2-pgmode(DAT)
Page mode first data maximum access
H(2)
GPMC_FCLK cycles
time
(1)
The FA5 parameter illustrates the amount of time required to internally sample input Data. It is expressed in number of GPMC functional
clock cycles. From start of read cycle and after FA5 functional clock cycles, input Data is internally sampled by active functional clock
edge. FA5 value must be stored inside the AccessTime register bit field.
(2)
H = AccessTime * (TimeParaGranularity + 1)
(3)
The FA20 parameter illustrates amount of time required to internally sample successive input Page Data. It is expressed in number of
GPMC functional clock cycles. After each access to input Page Data, next input Page Data is internally sampled by active functional
clock edge after FA20 functional clock cycles. The FA20 value must be stored in the PageBurstAccessTime register bit field.
(4)
P = PageBurstAccessTime * (TimeParaGranularity + 1)
(5)
The FA21 parameter illustrates amount of time required to internally sample first input Page Data. It is expressed in number of GPMC
functional clock cycles. From start of read cycle and after FA21 functional clock cycles, First input Page Data is internally sampled by
active functional clock edge. FA21 value must be stored inside the AccessTime register bit field.
Table 6-8. GPMC/NOR Flash Interface Switching Characteristics
– Asynchronous Mode
NO.
PARAMETER
1.8V/ 3.3V
UNIT
MIN
MAX
tR(DO)
Rise time, output data
2.0
ns
tF(DO)
Fall time, output data
2.0
ns
FA0
tW(nBEV)
Pulse duration,
Read
N(12)
ns
gpmc_nbe0_cle,
Write
N(12)
ns
gpmc_nbe1 valid time
FA1
tW(nCSV)
Pulse duration,
Read
A(1)
ns
gpmc_ncsx(13) v low
Write
A(1)
ns
FA3
td(nCSV-nADVIV)
Delay time,
Read
B(2)
– 0.2
B(2) + 2.0
ns
gpmc_ncsx(13) valid to
Write
B(2)
– 0.2
B(2) + 2.0
ns
gpmc_nadv_ale invalid
FA4
td(nCSV-nOEIV)
Delay time, gpmc_ncsx(13) valid to
C(3)
– 0.2
C(3) + 2.0
ns
gpmc_noe invalid (Single read)
FA9
td(AV-nCSV)
Delay time, address bus valid to
J(9)
– 0.2
J(9) + 2.0
ns
gpmc_ncsx(13) valid
FA10
td(nBEV-nCSV)
Delay time, gpmc_nbe0_cle,
J(9)
– 0.2
J(9) + 2.0
ns
gpmc_nbe1 valid to gpmc_ncsx(13)
valid
FA12
td(nCSV-nADVV)
Delay time, gpmc_ncsx(13) valid to
K(10)
– 0.2
K(10) + 2.0
ns
gpmc_nadv_ale valid
FA13
td(nCSV-nOEV)
Delay time, gpmc_ncsx(13) valid to
L(11)
– 0.2
L(11) + 2.0
ns
gpmc_noe valid
FA14
td(nCSV-IODIR)
Delay time, gpmc_ncsx(13) valid to
L(11)
– 0.2
L(11) + 2.0
ns
gpmc_io_dir high
FA15
td(nCSV-IODIR)
Delay time, gpmc_ncsx(13) valid to
M(14)
– 0.2
M(14) + 2.0
ns
gpmc_io_dir low
FA16
tw(AIV)
Address invalid duration between 2
G(7)
ns
successive R/W accesses
118
TIMING REQUIREMENTS AND SWITCHING CHARACTERISTICS
Copyright
2009–2011, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Link(s): AM3517 AM3505
相关PDF资料
PDF描述
AM3505AZER MICROPROCESSOR, PBGA484
AM41PDS3224DT11IT SPECIALTY MEMORY CIRCUIT, PBGA73
AM42-0040 5900 MHz - 6400 MHz RF/MICROWAVE NARROW BAND MEDIUM POWER AMPLIFIER
AM93L425SA/DMC 1K X 1 STANDARD SRAM, 40 ns, CDIP16
AM93L425A/LMC 1K X 1 STANDARD SRAM, 55 ns, CQCC20
相关代理商/技术参数
参数描述
AM3505AZERAC 功能描述:微处理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324
AM3505AZERC 功能描述:微处理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324
AM3505ZCN 制造商:Texas Instruments 功能描述:
AM3505ZER 制造商:Texas Instruments 功能描述:
AM350C-F04D-T 制造商:SMC Corporation of America 功能描述:Mist sep G1/2 N/O autodrain + indicator
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*