- 您现在的位置：买卖IC网 > PDF目录223348 > AM3505AZERA (TEXAS INSTRUMENTS INC) MICROPROCESSOR, PBGA484 PDF资料下载
参数资料
| 型号： | AM3505AZERA |
| 厂商： | TEXAS INSTRUMENTS INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | MICROPROCESSOR, PBGA484 |
| 封装： | 23 X 23 MM, 1 MM PITCH, GREEN, PLASTIC, MO-151, BGA-494 |
| 文件页数： | 63/221页 |
| 文件大小： | 2153K |
| 代理商： | AM3505AZERA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页当前第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页
SPRS550C
– OCTOBER 2009 – REVISED MARCH 2011
6.6
Serial Communications Interfaces
6.6.1
Multichannel Buffered Serial Port (McBSP) Timing
There are five McBSP modules called McBSP1 through McBSP5. McBSP provides a full-duplex, direct
serial interface between the AM3517/05 device and other devices in a system such as other application
devices or codecs. It can accommodate a wide range of peripherals and clocked frame-oriented protocols
(I2S, PCM, and TDM) due to its high level of versatility.
The McBSP1-5 modules may support two types of data transfer at the system level:
The full-cycle mode, for which one clock period is used to transfer the data, generated on one edge
and captured on the same edge (one clock period later).
The half-cycle mode, for which one half clock period is used to transfer the data, generated on one
edge and captured on the opposite edge (one half clock period later). Note that a new data is
generated only every clock period, which secures the required hold time.
The interface clock (CLKX/CLKR) activation edge (data/frame sync capture and generation) has to be
configured accordingly with the external peripheral (activation edge capability) and the type of data
transfer required at the system level.
The AM3517/05 McBSP1-5 timing characteristics are described for both rising and falling activation edges.
McBSP1 supports:
6-pin mode: dx and dr as data pins; clkx, clkr, fsx, and fsr as control pins.
4-pin mode: dx and dr as data pins; clkx and fsx pins as control pins. The clkx and fsx pins are
internally looped back via software configuration, respectively, to the clkr and fsr internal signals for
data receive.
McBSP2, 3, 4, and 5 support only the 4-pin mode.
The following sections describe the timing characteristics for applications in normal mode (that is,
AM3517/05 McBSPx connected to one peripheral) and TDM applications in multipoint mode.
6.6.1.1
McBSP in Normal Mode
The following tables assume=testing over the recommended operating conditions.
Table 6-38. McBSP Timing Conditions
TIMING CONDITION PARAMETER
1.8V, 3.3 V
UNIT
Input Conditions
VALUE
tR
Input signal rise time
2(1)
ns
tF
Input signal fall time
2
ns
Output Conditions
CLOAD
Output load
10
pF
capacitance
(1)
Maximum value.
Table 6-39. McBSP1,2,4,5 Output Clock Pulse Duration
PARAMETER
VDDSHV = 1.8V, 3.3V
UNIT
MIN
MAX
tC(CLK)
Cycle Time,
20.83
ns
mcbsp1_clkr/mcbspx_clkx
(1)
tW(CLKH)
Typical pulse duration,
0.5*P(2)
ns
mcbsp1_clkr /
mcbspx_clkx high(1)
(1)
In mcbspx, x identifies the McBSP number; 1, 2, 4, or 5.
(2)
P = mcbsp1_clkr / mcbspx_clkx clock period.
Copyright
2009–2011, Texas Instruments Incorporated
TIMING REQUIREMENTS AND SWITCHING CHARACTERISTICS
155
相关PDF资料 |
PDF描述 |
|---|---|
| AM3505AZER | MICROPROCESSOR, PBGA484 |
| AM41PDS3224DT11IT | SPECIALTY MEMORY CIRCUIT, PBGA73 |
| AM42-0040 | 5900 MHz - 6400 MHz RF/MICROWAVE NARROW BAND MEDIUM POWER AMPLIFIER |
| AM93L425SA/DMC | 1K X 1 STANDARD SRAM, 40 ns, CDIP16 |
| AM93L425A/LMC | 1K X 1 STANDARD SRAM, 55 ns, CQCC20 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AM3505AZERAC | 功能描述:微处理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| AM3505AZERC | 功能描述:微处理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| AM3505ZCN | 制造商:Texas Instruments 功能描述: |
| AM3505ZER | 制造商:Texas Instruments 功能描述: |
| AM350C-F04D-T | 制造商:SMC Corporation of America 功能描述:Mist sep G1/2 N/O autodrain + indicator |
发布紧急采购，3分钟左右您将得到回复。