参数资料
| 型号： | APA1000-FG896I |
| 厂商： | Microsemi SoC |
| 文件页数： | 94/178页 |
| 文件大小： | 0K |
| 描述： | IC FPGA PROASIC+ 1M 896-FBGA |
| 标准包装： | 27 |
| 系列： | ProASICPLUS |
| RAM 位总计： | 202752 |
| 输入/输出数： | 642 |
| 门数： | 1000000 |
| 电源电压： | 2.3 V ~ 2.7 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 896-BGA |
| 供应商设备封装： | 896-FBGA（31x31） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页当前第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页
ProASICPLUS Flash Family FPGAs
2- 12
v5.9
Note: When a signal from an I/O tile is connected to the core, it cannot be connected to the global MUX at the same time.
Figure 2-12 Input Connectors to ProASICPLUS Clock Conditioning Circuitry
Table 2-7
Clock-Conditioning Circuitry MUX Settings
MUX
Datapath
Comments
FBSEL
1
Internal Feedback
2
Internal Feedback and Advance Clock Using FBDLY
–0.25 to –4 ns in 0.25 ns increments
3
External Feedback (EXTFB)
XDLYSEL
0
Feedback Unchanged
1
Deskew feedback by advancing clock by system delay
Fixed delay of –2.95 ns
OBMUX
GLB
0
Primary bypass, no divider
1
Primary bypass, use divider
2
Delay Clock Using FBDLY
+0.25 to +4 ns in 0.25 ns increments
4
Phase Shift Clock by 0°
5
Reserved
6
Phase Shift Clock by +180°
7
Reserved
OAMUX
GLA
0
Secondary bypass, no divider
1
Secondary bypass, use divider
2
Delay Clock Using FBDLY
+0.25 to +4 ns in 0.25 ns increments
3
Phase Shift Clock by 0°
Configuration Tile
PECL Pad Cell
GLMX
GL
Std. Pad Cell
GL
NPECL
PPECL
CORE
Package Pins
Physical I/O
Buffers
Global MUX
External
Feedback
Global MUX B
OUT
Global MUX A
OUT
Legend
Physical Pin
DATA Signals to the Core
DATA Signals to the PLL Block
DATA Signals to the Global MUX
Control Signals to the Global MUX
相关PDF资料 |
PDF描述 |
|---|---|
| APA1000-FGG896I | IC FPGA PROASIC+ 1M 896-FBGA |
| 93C46BT/ST | IC EEPROM 1KBIT 2MHZ 8TSSOP |
| EP1SGX25CF672C5N | IC STRATIX GX FPGA 25KLE 672FBGA |
| AMM24DSAN | CONN EDGECARD 48POS R/A .156 SLD |
| APA1000-BG456I | IC FPGA PROASIC+ 1M 456-PBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| APA1000-FG896M | 制造商:Microsemi Corporation 功能描述:FPGA ProASICPLUS Family 1M Gates 180MHz 0.22um (CMOS) Technology 2.5V 896-Pin FBGA 制造商:Microsemi Corporation 功能描述:FPGA ProASICPLUS Family 1M Gates 180MHz 0.22um Technology 2.5V 896-Pin FBGA 制造商:Microsemi Corporation 功能描述:FPGA PROASICPLUS 1M GATES 180MHZ 0.22UM 2.5V 896FBGA - Trays |
| APA1000-FGB | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA1000-FGES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA1000-FGG1152 | 功能描述:IC FPGA PROASIC+ 1M 1152-FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASICPLUS 标准包装:1 系列:ProASICPLUS LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:129024 输入/输出数:248 门数:600000 电源电压:2.3 V ~ 2.7 V 安装类型:表面贴装 工作温度:- 封装/外壳:352-BFCQFP，带拉杆 供应商设备封装:352-CQFP（75x75） |
| APA1000-FGG1152I | 功能描述:IC FPGA PROASIC+ 1M 1152-FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASICPLUS 标准包装:1 系列:ProASICPLUS LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:129024 输入/输出数:248 门数:600000 电源电压:2.3 V ~ 2.7 V 安装类型:表面贴装 工作温度:- 封装/外壳:352-BFCQFP，带拉杆 供应商设备封装:352-CQFP（75x75） |
发布紧急采购，3分钟左右您将得到回复。