参数资料
| 型号： | APA150-PQG208I |
| 厂商： | Microsemi SoC |
| 文件页数： | 105/178页 |
| 文件大小： | 0K |
| 描述： | IC FPGA PROASIC+ 150K 208-PQFP |
| 标准包装： | 24 |
| 系列： | ProASICPLUS |
| RAM 位总计： | 36864 |
| 输入/输出数： | 158 |
| 门数： | 150000 |
| 电源电压： | 2.3 V ~ 2.7 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 208-BFQFP |
| 供应商设备封装： | 208-PQFP（28x28） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页当前第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页
ProASICPLUS Flash Family FPGAs
2- 22
v5.9
Note: Each RAM block contains a multiplexer (called DMUX) for each output signal, increasing design efficiency. These DMUX cells do not
consume any core logic tiles and connect directly to high-speed routing resources between the RAM blocks. They are used when
RAM blocks are cascaded and are automatically inserted by the software tools.
Figure 2-18 Example SRAM Block Diagrams
Table 2-14 Memory Block SRAM Interface Signals
SRAM Signal
Bits
In/Out
Description
WCLKS
1
In
Write clock used on synchronization on write side
RCLKS
1
In
Read clock used on synchronization on read side
RADDR<0:7>
8
In
Read address
RBLKB
1
In
Read block select (active Low)
RDB
1
In
Read pulse (active Low)
WADDR<0:7>
8
In
Write address
WBLKB
1
In
Write block select (active Low)
DI<0:8>
9
In
Input data bits <0:8>, <8> can be used for parity In
WRB
1
In
Write pulse (active Low)
DO<0:8>
9
Out
Output data bits <0:8>, <8> can be used for parity out
RPE
1
Out
Read parity error (active High)
WPE
1
Out
Write parity error (active High)
PARODD
1
In
Selects odd parity generation/detect when High, even parity when Low
Note: Not all signals shown are used in all modes.
SRAM
(256x9)
DI <0:8>
DO <0:8>
RADDR <0:7>
WADDR <0:7>
WRB
RDB
WBLKB
RBLKB
WCLKS
RCLKS
RPE
PARODD
DI <0:8>
WADDR <0:7>
WRB
WBLKB
PARODD
WPE
SRAM
(256x9)
DI <0:8>
DO <0:8>
WADDR <0:7>
WRB
RDB
WBLKB
RBLKB
WCLKS
RPE
PARODD
WPE
RADDR <0:7>
PARODD
DI <0:8>
DO <0:8>
RADDR <0:7>
WADDR <0:7>
WRB
RDB
WBLKB
RBLKB
RCLKS
RPE
WPE
DO <0:8>
RADDR <0:7>
RDB
RBLKB
RCLKS
RPE
Sync Write
and
Sync Read
Ports
Async Write
and
Async Read
Ports
Sync Write
and
Async Read
Ports
Async Write
and
Sync Read
Ports
SRAM
(256x9)
SRAM
(256x9)
相关PDF资料 |
PDF描述 |
|---|---|
| APA150-PQ208I | IC FPGA PROASIC+ 150K 208-PQFP |
| AMC30DRTN-S93 | CONN EDGECARD 60POS DIP .100 SLD |
| ACC44DRTN-S93 | CONN EDGECARD 88POS DIP .100 SLD |
| AMC30DRTH-S93 | CONN EDGECARD 60POS DIP .100 SLD |
| ACC44DRTH-S93 | CONN EDGECARD 88POS DIP .100 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| APA150-PQGB | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA150-PQGES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA150-PQGI | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA150-PQGM | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA150-PQGPP | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。