参数资料
| 型号： | APA600-CGS624B |
| 厂商： | Microsemi SoC |
| 文件页数： | 114/178页 |
| 文件大小： | 0K |
| 描述： | IC FPGA PROASIC+ 600K 624-CGA |
| 标准包装： | 1 |
| 系列： | ProASICPLUS |
| RAM 位总计： | 129024 |
| 输入/输出数： | 440 |
| 门数： | 600000 |
| 电源电压： | 2.3 V ~ 2.7 V |
| 安装类型： | 通孔 |
| 封装/外壳： | 624-BCCGA |
| 供应商设备封装： | 624-CCGA（32.5x32.5） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页当前第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页
ProASICPLUS Flash Family FPGAs
2- 30
v5.9
The following is an APA750 example using a shift register design with 13,440 storage tiles (Register) and 0 logic tiles.
This design has one clock at 10 MHz, and 24 outputs toggling at 5 MHz. We then calculate the various components as
follows:
Pclock
=>
Pclock = (P1 + (P2*R) - (P7*R
2)) * Fs = 121.5 mW
Pstorage
=>
Pstorage = P5 * ms * Fs = 147.8 mW
Plogic
=>
Plogic = 0 mW
Poutputs
=>
Poutputs = (P4 + (Cload * VDDP
2)) * p * Fp = 91.4 mW
Pinputs
=>
Pinputs = P8 * q * Fq = 0.3 mW
Pmemory
=>
Pmemory = 0 mW
Pac
=>
361 mW
Ptotal
Pdc + Pac = 374 mW (typical)
Fs
= 10 MHz
R
= 13,440
ms
= 13,440 (in a shift register 100% of storage tiles are toggling at each clock cycle and Fs = 10 MHz)
mc
= 0 (no logic tiles in this shift register)
Cload
=
40 pF
VDDP
=
3.3 V
p=
24
Fp
=
5 MHz
q=
1
Fq
=
10 MHz
Nmemory
=
0 (no RAM/FIFO blocks in this shift register)
相关PDF资料 |
PDF描述 |
|---|---|
| 93AA56C-I/P | IC EEPROM 2KBIT 3MHZ 8DIP |
| 93C66CT-I/ST | IC EEPROM 4KBIT 3MHZ 8TSSOP |
| 93LC56A-E/SN | IC EEPROM 2KBIT 3MHZ 8SOIC |
| EP2S130F1020I4N | IC STRATIX II FPGA 130K 1020FBGA |
| EP4SE530H35C4N | IC STRATIX IV FPGA 530K 1152HBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| APA600-CGS624M | 制造商:Microsemi Corporation 功能描述:FPGA ProASICPLUS Family 600K Gates 180MHz 0.22um Technology 2.5V 624-Pin CCGA 制造商:Microsemi Corporation 功能描述:APA600-CGS624M - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 440 I/O 624CCGA |
| APA600-CQ208B | 功能描述:IC FPGA PROASIC+ 600K 208-CQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASICPLUS 标准包装:1 系列:ProASICPLUS LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:129024 输入/输出数:248 门数:600000 电源电压:2.3 V ~ 2.7 V 安装类型:表面贴装 工作温度:- 封装/外壳:352-BFCQFP，带拉杆 供应商设备封装:352-CQFP（75x75） |
| APA600-CQ208M | 制造商:Microsemi Corporation 功能描述:FPGA PROASICPLUS 600K GATES 180MHZ 0.22UM 2.5V 208CQFP - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA PROASIC+ 600K 208CQFP 制造商:Microsemi Corporation 功能描述:IC FPGA 158 I/O 208CQFP |
| APA600-CQ352B | 功能描述:IC FPGA PROASIC+ 600K 352-CQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASICPLUS 标准包装:1 系列:ProASICPLUS LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:129024 输入/输出数:248 门数:600000 电源电压:2.3 V ~ 2.7 V 安装类型:表面贴装 工作温度:- 封装/外壳:352-BFCQFP，带拉杆 供应商设备封装:352-CQFP（75x75） |
| APA600-CQ352M | 制造商:Microsemi Corporation 功能描述:FPGA PROASICPLUS 600K GATES 180MHZ 0.22UM 2.5V 352CQFP - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 248 I/O 352CQFP |
发布紧急采购，3分钟左右您将得到回复。