参数资料
| 型号： | AS3515-T |
| 厂商： | ams |
| 文件页数： | 16/67页 |
| 文件大小： | 0K |
| 描述： | IC CODEC AFE AUDIO STER 64-CABGA |
| 标准包装： | 2,250 |
| 类型： | 音频编解码器 |
| 应用： | 便携式音频，电话 |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 64-TFBGA |
| 供应商设备封装： | 64-CTBGA（7x7） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页
AS3515 V15
austriamicrosystems
Data Sheet, Confidential
www.austriamicrosystems.com
Revision 3.1
22
- 66
6.6.6
Parameter
Table 20 DAC/ADC Block Parameter
Symbol Parameter
Notes
Min
Typ
Max
Unit
programmable gain DAC input
-43.43
1.07
dB
A0
Gain
programmable gain ADC output
-34.5
12
dB
Ax
Gain Step-Size
1.5
dB
Gain Step-Precision
0.5
dB
Mute Attenuation
100
dB
I2S inputs / outputs
VIL
SCLK, LRCK, SDI (30%DVDD/2)
-
0.42
V
VIH
SCLK, LRCK, SDI (70%DVDD/2)
1.02
-
DVDD
V
VOL
SDO @ 2mA
-
0.3
V
VOH
SDO @ 2mA
2.6
-
V
tsu
Set-up Time
SDI versus high going edge of SCLK
80
ns
thd
Hold Time
SDI versus high going edge of SCLK
80
ns
ts1, ts2
Separation Time
SCLK high going edges separation from
LRCK edges
80
ns
tjitter
clock Jitter
LRCK
-20
20
ns
BVDD = 3.3V, DVDD = 2.9V, TA= 25oC unless otherwise mentioned
6.6.7
Register Description
Enabling the DAC or ADC is done via a control bit in the audio settings register (AudioSet1 register 0x14h). To get an interrupt on a LRCK
state change, the corresponding bit in the IRQ_ENRD1 register (0x25h) has to be set. Changing the bias current and adding a dither
signal is done via AudioSet2 register (0x15h). All other DAC or ADC settings are controlled by the following two registers.
Right DAC Register (0Eh)
Table 21 DAC_R Register
Bit
Name
Description
7..5
-
4..0
DAR_VOL
volume settings for right DAC input, adjustable in 32 steps @ 1.5dB
11111: 6 dB gain
11110: 4.5 dB gain
..
00001: -39 dB gain
00000: -40.5 dB gain
The register is R/W; default value is 00h
Left DAC Register (0Fh)
Table 22 DAC_R Register
Bit
Name
Description
7
-
6
DAC_Mute_off 0: DAC input is set to mute
1: normal operation
5
-
4..0
DAL_VOL
volume settings for left DAC input, adjustable in 32 steps @ 1.5dB
11111: 6 dB gain
11110: 4.5 dB gain
..
00001: -39 dB gain
00000: -40.5 dB gain
The register is R/W; default value is 00h
ams
AG
Technical
content
still
valid
相关PDF资料 |
PDF描述 |
|---|---|
| AS3515 | IC CODEC AFE AUDIO STER 64-CABGA |
| AS3517-T | IC CODEC AFE AUDIO STER 81-CTBGA |
| AS3543-ECTP | IC CODEC AUDIO FRONT END 68CTBGA |
| ASM2I9940LG-32LT | IC CLK BUFFER 2:18 250MHZ 32LQFP |
| ASM3P2780AF-06OR | IC FREQ MOD 4X EMI REDUCT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AS351604-2 | 功能描述:扬声器与变频器 4 Ohm 700-13000Hz RoHS:否 制造商:PUI Audio 产品:Speakers 类型:Electromagnetic 频率:900 Hz to 12 kHz 声压级:88 dBA 阻抗:8 Ohms 功率额定值:1.2 W 形状:Round 端接类型:Solder Pad 直径:15 mm 长度: 宽度: 深度:4.4 mm 磁体材料:Neodymium Iron Boran (NdFeB) 圆锥体材料:Mylar |
| AS3517 | 功能描述:IC CODEC AFE AUDIO STER 81-CTBGA RoHS:是 类别:集成电路 (IC) >> 线性 - 音频处理 系列:- 其它有关文件:STA321 View All Specifications 标准包装:1 系列:Sound Terminal™ 类型:音频处理器 应用:数字音频 安装类型:表面贴装 封装/外壳:64-LQFP 裸露焊盘 供应商设备封装:64-LQFP EP（10x10） 包装:Digi-Reel® 其它名称:497-11050-6 |
| AS3517-T | 功能描述:IC CODEC AFE AUDIO STER 81-CTBGA RoHS:是 类别:集成电路 (IC) >> 线性 - 音频处理 系列:- 其它有关文件:STA321 View All Specifications 标准包装:1 系列:Sound Terminal™ 类型:音频处理器 应用:数字音频 安装类型:表面贴装 封装/外壳:64-LQFP 裸露焊盘 供应商设备封装:64-LQFP EP（10x10） 包装:Digi-Reel® 其它名称:497-11050-6 |
| AS3518 | 功能描述:IC CODEC AFE AUDIO STER 64-CABGA RoHS:是 类别:集成电路 (IC) >> 线性 - 音频处理 系列:- 其它有关文件:STA321 View All Specifications 标准包装:1 系列:Sound Terminal™ 类型:音频处理器 应用:数字音频 安装类型:表面贴装 封装/外壳:64-LQFP 裸露焊盘 供应商设备封装:64-LQFP EP（10x10） 包装:Digi-Reel® 其它名称:497-11050-6 |
| AS3518-ECTP | 功能描述:IC CODEC AFE AUDIO STER 64-CABGA RoHS:是 类别:集成电路 (IC) >> 线性 - 音频处理 系列:- 其它有关文件:STA321 View All Specifications 标准包装:1 系列:Sound Terminal™ 类型:音频处理器 应用:数字音频 安装类型:表面贴装 封装/外壳:64-LQFP 裸露焊盘 供应商设备封装:64-LQFP EP（10x10） 包装:Digi-Reel® 其它名称:497-11050-6 |
发布紧急采购，3分钟左右您将得到回复。